WCH好多好玩的芯片，这个CH569，是产品线里面很高端的型号了。就是做高速的USB连接的，除此之外，还有一个HSPI（SPI？）不是，是一个高速的并行接口，这做FPGA到电脑的USB转换就很合适，其实就是做这种应用的。
下次再擦边就叉出去
嘎嘎发
需要自己定义成这样
在特色应用这里
下面这个可能一般人不知道的多，搞FPGA的知道
在AHB上挂着，为了速度都是PHY的
为了上层更快的处理，大家都在一个DMA上面互联，HSPI应该是更快
但是你有没有想过，为啥网线一个光纤就可以传那么多数据？
其实就是这个了，这个高级，没玩过
在这篇文章里面有下面的图：开源神经捕获系统（含防缠绕IMU 传导版）
高速的芯片
使用一个线传出去
原理很简单，就是一个并转串的功能
SERDES 是英文 SERializer(串行器)/DESerializer(解串器)的简称。它是一种时分多路复用 (TDM)、点对点的通信技术，即在发送端多路低速并行信号被转换成高速串行信号，经过传输媒体(光 缆或铜线)，最后在接收端高速串行信号重新转换成低速并行信号。
这种点对点的串行通信技术充分利 用传输媒体的信道容量，减少所需的传输信道和器件引脚数目，从而减少了传输线之间的干扰，增大 了背板传输距离，并且大大降低通信成本。同时带来了诸如减少布线冲突、降低开关噪声、更低的功 耗和封装成本等许多好处。
而 SERDES 技术的主要缺点是需要非常精确、超低抖动的元件来提供用于 控制高数据速率串行信号所需的参考时钟。即使严格控制元件布局，使用长度短的信号并遵循信号走 线限制，这些接口的抖动余地仍然是非常小。
发送方向(Tx)信号的流向: 处理器软逻辑(fabric)送过来的并行信号，通过接口 FIFO(Interface FIFO)，送给 8B/10B 编码器(8B/10B encoder)或扰码器(scrambler)，以避免数据含有 过长连零或者连一，之后送给串行器(Serializer)进行 并->串 转换，串行数据经过均衡器(equalizer)调 理，由驱动器(driver)发送出去。
串就1bit传输
SERDES 主要由物理介质相关（ PMD）子层、物理媒介附加（PMA）子层和物理编码子层 （ PCS ）所组成。PMD 是负责串行信号传输的电气层，PMA 负责串化/解串化，PCS 负责数据流的 编码/解码，在 PCS 的上面是上层数字 IP 功能。
一般的高速接口均是由 2 个 IP（时钟域）组成，上层 是数字 IP，一般执行接口协议相关的处理，下层为 SERDES 层，主要执行串并，并串转换的处理。
CH569和CH565微控制器使用RISC-V3A内核，支持RISC-V指令的IMAC子集。片上采取128位数据宽度的DMA以支持多个高速外设的高带宽需求，实现大数据量的高速传输。外设包括USB3.0超速、USB2.0高速主机和设备控制器及收发器PHY、千兆以太网控制器、专用高速SerDes控制器及收发器PHY、SD/EMMC接口控制器、加解密模块、高速并行接口、数字视频接口DVP等，可广泛应用于流媒体、即时存储、超高速FIFO、通讯延长、安防监控等应用场景。
内置数字视频接口DVP，可配置8/10/12位数据宽度，支持YUV、RGB、JPEG压缩数据 内置高速并行接口HSPI，可配置8/16/32位数据宽度，内置FIFO，支持DMA，最快传输速度约为3.8Gbps 内置SerDes控制及收发器（内置PHY，可直接驱动光纤），支持网线（仅使用1组差分线）传输90米，支持1.25Gbps高速差分信号通讯
https://www.wch.cn/products/CH569.htmlhttps://www.ti.com/cn/lit/an/zhca691/zhca691.pdf?ts=1734330344503file:///C:/Users/yunswj/Downloads/PRODUCT_GUIDE.PDF