异构集成封装：系统级封装中集成不同设备的革新之路

SiP通过将多个集成电路（IC）和无源元件集成在一个封装中，实现了更高水平的集成和小型化，成为现代电子领域的一项关键创新。本文将探讨异构集成在SiP中的应用，以及它如何集成不同的设备来推动技术进步。

“第十二届（2024年）半导体设备年会——2024先进封装技术与设备材料协同发展论坛”于金秋时节在无锡太湖国际博览中心开幕，论坛汇聚了来自国内外半导体领域的众多领军人物与行业精英，共同探讨先进封装的未来发展趋势。

▲Dr. M.Juergen Wolf, Ex-Director, Fraunhofer IZM-ASSID

Dr  M  Juergen  Wolf表示，异构集成（Heterogeneous Integration）是指将单独制造的部件集成到一个更高级别的组合中，这种组合总体上具有更强的功能、更好的操作特性以及更低的成本。这种技术最初应用于高性能计算设备，如机器学习和人工智能应用，旨在通过更紧密的逻辑和存储器结合，实现更高的带宽连接和性能提升。

异构集成的核心优势在于其灵活性和可扩展性。它允许设计师选择不同工艺技术制造的组件，并根据特定功能进行优化，从而提高整体系统性能。这种灵活性是SiP技术所不具备的，因为SoC（片上系统）通常需要将所有组件集成到单个硅芯片上，限制了单个组件的灵活性和优化空间。

Dr  M  Juergen  Wolf称，SiP技术自20世纪80年代以来就以多芯片模块的形式出现，随着技术的不断进步，它已广泛应用于消费电子、汽车、航空航天和医疗设备等多个行业。SiP通过将多个组件集成到一个封装中，实现了更紧凑的设计、更高的电源效率以及更短的产品上市时间。

在消费电子领域，SiP技术的应用尤为广泛。例如，Apple Watch就采用了SiP技术，将多个功能组件集成到单个封装中，从而实现了更小的体积和更高的性能。此外，随着物联网（IoT）和可穿戴设备的兴起，SiP技术的小型化和低功耗特性使其在这些领域具有广阔的应用前景。

尽管异构集成在SiP中具有众多优势，但它也面临一些挑战和限制。例如，设计复杂性的增加、热管理问题、信号完整性挑战以及供应链管理的复杂性等。为了解决这些问题，设计师需要采用先进的设计规则和方法来确保功能和性能；同时，还需要仔细考虑热管理解决方案和信号布局规划；此外，协调多个供应商的组件采购和组装也是一个重要的考虑因素。

在半导体封装领域，随着技术的不断进步，对芯片封装的要求也日益提高。特别是为了满足高性能、高集成度和小型化的需求，封装片子往往被磨得非常薄。然而，这种薄片的处理过程却面临着一系列挑战，其中临时键合技术便是至关重要的一环，但其高昂的成本也让许多制造商望而却步。

▲Sebastian Wagner, CEO, ProTec Carrier Systems GmbH

ProTec Carrier  Systems  GmbH CEO Sebastian  Wagner表示，临时键合技术主要用于在芯片背面减薄和其他双面工艺过程中，为晶圆提供必要的支撑，以防止其在处理过程中碎裂或变形。这一技术对于实现高密度集成和先进封装至关重要。然而，临时键合的成本却相对较高，主要归因于高质量粘合剂的使用、复杂的工艺步骤以及严格的洁净度和缺陷控制要求。

1，降低临时键合成本的方法。粘合剂是临时键合过程中的核心材料。目前市场上使用的粘合剂往往价格昂贵，且需要满足严格的性能要求。为了降低成本，可以致力于研发具有相似性能但成本更低的粘合剂。这包括探索新型聚合物材料、优化粘合剂配方以及提高生产效率等措施。

2，优化工艺步骤。临时键合过程涉及多个复杂的工艺步骤，如涂覆、固化、对准和压合等。通过优化这些步骤，可以减少不必要的浪费和重复劳动，从而降低成本。例如，采用更高效的涂覆技术和固化设备，可以提高粘合剂的利用率和工艺效率。

3，提高自动化水平。自动化是降低生产成本的有效手段之一。通过引入先进的自动化设备和控制系统，可以实现临时键合过程的精确控制和高效运行。这不仅可以减少人力成本，还可以提高生产效率和产品质量。

4，回收再利用载体晶圆。在临时键合过程中，载体晶圆起到了关键的支撑作用。然而，在完成工艺后，这些载体晶圆往往被丢弃，造成了资源的浪费。通过开发有效的清洗和回收技术，可以实现载体晶圆的再利用，从而降低临时键合的成本。

5，采用新型键合技术。除了传统的临时键合技术外，还可以探索其他新型键合技术，如激光剥离、机械剥离和化学溶解等。这些技术可能具有更低的成本、更高的效率和更好的可靠性。然而，需要注意的是，这些新型技术可能需要额外的设备投入和工艺优化。

▲腾盛精密装备股份有限公司项目总监周云

周云称，腾盛在精密点胶领域已深耕18载，尤其在半导体领域，专注于提供包括Underfill底填、Lia Attach、dam与Fill填充，以及Glob Top/Encap封装、Solder/Silver Det Dispensing、Solder Line Dispensing等在内的多项关键技术。

Underfill点胶作为传统而成熟的工艺，在半导体封装中占据重要地位。然而，空洞问题一直是该工艺中的难点。为减少空洞，需精确控制芯片旁边的点胶量与点胶路径，确保扩散速度与渗透速度相等。空洞问题在先进 封装工艺中尤为关键，如chiplet和cowos工艺均受其影响。为避免空洞产生，需从设备、Bump控制及设备走位精度等多方面入手，确保溢胶时间与渗透时间一致。此外，随着工艺制程的精细化，还需采用真空灌注、加热等工艺以减少工艺性问题。

腾盛在KOZ（溢胶宽度）管控方面有着独特的优势。随着die尺寸的逐渐缩小，特别是在系统级封装和板级封装中，对KOZ及施胶宽度的要求愈发严格。为此，腾盛自研了倾斜式点胶系统，可搭载于同一平台上，实现旋转重复精度高达15um，且在正负45度范围内进行旋转，从而满足高精度点胶需求。

Underfill底部填充技术广泛应用于多种封装领域。Flip封装中的底部填充是必要工艺，同时也在FC-CSP封装、FC-BAG封装、Sip封装等领域得到应用。对于高端芯片及恶劣应用环境，如汽车领域和高稳定性领域，Underfill技术同样发挥着重要作用。腾盛凭借其深厚的技术积累与创新能力，为半导体封装领域提供了高效、可靠的点胶解决方案。

▲深圳市梦启半导体装备有限公司总经理刘全益

深圳市梦启半导体装备有限公司总经理刘全益表示，研磨通常称之为Lapping，涉及使用一个大型的圆形研磨盘作为底部基础，产品则被固定在主轴下方进行加工。在这一过程中，我们采用的是自由磨粒的研磨方式。研磨盘的材质多样，包括硬脂材料如铸铁、锡以及铜盘，它们的主要区别在于软硬程度的不同。较软的研磨盘倾向于形成半固着磨粒，而较硬的则转变为固着磨粒。这种研磨方式的特点在于磨粒分布的不均匀性以及运动轨迹的不可预测性，这往往导致研磨后的表面纹路或厚度均匀性相对较差。同时，由于摩擦产生的高热量，设备必须具备良好的散热系统，如水冷等，以确保稳定运行。此外，该工艺支持双面研磨，有助于提升工件的面型精度。

抛光过程与研磨设备相似，但关键差异在于抛光盘从硬质转变为软质抛光垫。抛光垫的材质多样，可能包括聚酯、无纺布、羊毛毯等。抛光的主要目的并非去除材料厚度，而是降低表面的粗糙度。这一步骤每天都在进行，与人们日常刷牙的行为颇为相似：使用牙膏和软毛刷清洁牙齿，以达到类似的光滑效果。

至于化学机械抛光机，则是在抛光液中添加了更多的化学试剂。这些试剂的作用是在产品表面形成一层柔软的氧化层或氧化膜，使得抛光粒子能够更快速地去除这些氧化层，从而进一步提高抛光的效率。

▲Ben Zhou, Sales Director, SUSS MicroTec (Shanghai) Ltd.

SUSS  Micro  Tec（上海）Ltd的Sales  Director Ben  Zhou 称，hybrid  bonding主要是三种：sequential  D2W；collective  D2W；W2W 。D2W（Direct Die to Wafer）工艺是一个至关重要的环节，其中，切割后的晶片（wafer diced）会被置于特定位置进行一系列处理，包括清洗、活化以及亲水性处理。这一系列步骤与wafer的清洗流程是完全相同的。与此同时，下方的晶片，即目标 晶片（Target wafer），也会经历相同的清洗、活化及清水处理流程。  

▲广东阿达半导体设备股份有限公司销售总监刘申

广东阿达半导体设备股份有限公司销售总监刘申表示，中国每年对焊线机的进口需求相当可观。在需求最高峰时，中国一年需要进口的焊线机数量接近3万台。尽管近年来封装行业竞争加剧，进口数量有所减少，但每年仍保持在1万5千台左右。在所有的进口封装设备中，焊线机不仅在数量上占据首位，而且从金额来看，尽管不是最大，但在封装领域的进口设备中，焊线机依然以高额的进口金额和庞大的数量脱颖而出。

在过去的20年里，焊线机市场基本上被K and S、ASMPT、Kajio等国外厂商所垄断，特别是在中高端应用领域。例如，长电、华天、通富（注：此处为音译，可能指具体的封装企业）等国内大型企业主要使用的都是K and S品牌的焊线设备。

推荐阅读