PCIe Gen4 ltssm协商过程

科技 2024-08-19 15:22 江苏

本章节我们以gen4 Endpoint为例介绍PCIe ltssm(链路状态机)协商过程。

正常PCIe设备链路状态跳变为 detect-->polling-->configuration-->L0(gen1)-->recovery-->L0(gen3)-->recovery-->L0(gen4)。

需要注意的是在进入configuration状态之前，因为物理层还未收到有效数据（例如在PIPE接口的时钟pclk稳定之前），ltssm会在detect和polling之间反复跳转。

链路状态机首次进入L0时是2.5 GT/s速率，接着从L0进入recovery（步骤4）状态，在recovery状态将速率切换到8 GT/s，然后再回到L0（步骤5），接着从gen3 L0跳转到recovery状态（步骤6），在recovery状态将速率切换到16 GT/s，然后再回到gen4 L0（步骤7），至此链路协商已完成，后续使用DLLP完成credit初始化后就能发送TLP了。

1.Detect

detect目的是检测对端设备是否存在。

1.1.Detect.Quiet

Detect.Quiet 状态是上电、复位（Function Level Reset 除外）、power‐up event之后进入的初始状态。

设备发送侧逻辑Transmitter 处于 Electrical Idle state.

Detect.Quiet 状态下，默认使用 2.5 GT/s 的数据传输速率。

物理层状态信号LinkUp = 0通知数据链路层当前链路无法正常工作

之前已更新的均衡（equalization ）状态会被清零

l何时进入Detect.Active？

在Detect.Quiet状态超过12ms或者任意lane退出了Electrical Idle，则会进入Detect.Active

l如何进入Detect.Quiet 状态？

ltssm可以从Disabed、Loopback、L2、Polling、Configuration 或者 Recovery 状态进入 Detect.Quiet 状态。

1.2.Detect.Active

只有从Detect.Quiet才能进入Detect.Active。在Detect.Active状态，使用Receiver Detection机制检测是否存在对接的lane。发送侧通过改变共模电压检测对端是否存在对接设备，如果链路如果存在对接设备，则电压变化较慢，反之，则电压变化很快。

进入 “Detect.Quiet”

如果任意lane均没有检测到对端设备，则等待12ms后，进入Detect.Quiet

进入“Polling State”

如果在所有lane均检测到对端设备，则进入polling状态。

只有部分lane检测到对端设备

等待12ms，再执行一次Receiver Detection，如果检测结果与首次检测结果相同则进入polling状态，否则进入Detect.Quiet

2.Polling

在此状态，端口TX逻辑发送TS1 和 TS2 Ordered Sets（2.5 GT/s）、RX逻辑接收TS1 和 TS2 Ordered Sets（2.5 GT/s）

通过接收到的 TS1 和 TS2 序列，完成如下操作：

l完成bit lock、

l完成Symbol lock 或者 Block Lock

l完成Lane polarity配置

Gen4协商过程在此状态会依次经过Polling.Active和Polling.Configuration。在Polling.Active阶段，完成bit lock、Symbol lock，在Polling.Configuration阶段完成Polarity Inversion。

3.Configuration

发送逻辑 TX 和接收逻辑以在 2.5 GT/s 的速度交换 TS1 和 TS2 Ordered Sets，完成如下功能

— Determine Link width

— Assign Lane numbers

— Optionally check for Lane reversal and correct it

— Deskew Lane‐to‐Lane timing differences

Endpoint设备在gen4链路协商过程中在Configuration状态经过的子状态分别是CFG_LINKWIDTH_START、CFG_LINKWIDTH_ACCEPT、CFG_LANENUM_WAIT、CFG_LANENUM_ACCEPT、CFG_COMPLETE和CFG_IDLE。

因为有些PCIe port支持bifucation，可以同时对接多个PCIe设备，因此需要在CFG_LINKWIDTH_START和CFG_LINKWIDTH_ACCEPT阶段确认Link width，而很多PCIe设备支持lane reversal并且支持部分lane对接设备（例如：x16lane的PCIe设备可以使用lane4~lane7 对接一个x4的PCIe设备）因此需要在CFG_LANENUM_WAIT和CFG_LINKWIDTH_START阶段确认有效的lane number。PCIe设备在CFG_COMPLETE阶段通过TS2确认已协商好的 Link width和Lane numbers并且完成lane deskew，最后在CFG_IDLE阶段发送Idle data，然后进入L0。

4.Recovery

在recovery状态可以实现如下功能：

lchange the data rate

n例如从2.5 GT/s切换到8GT/s、从8GT/s切换到16 GT/s

lre-establish bit lock, Symbol lock or Block alignment

lLane-to-Lane de-skew

lEqualization Complete

从L0进入Loopback、Disabled和Hot Reset状态都需要先进入Recovery

例如从L0开始重新协商有效lane数量，则首先进入recovery再进入Configuration

8GT/s及其以上速率，均衡（Equalization ）是非常重要的步骤，能够有效保证高速通信过程中的信号质量，均衡的协商在Recovery.Equalization状态完成。

Recovery.speed状态用于完成速率切换

Recovery.RcvrLock阶段完成bit lock、完成Symbol lock 或者 Block Lock

Recovery.Rcvrcfg: 通过TS2 协商speed change or link width change、指定均衡阶段需要使用的init Preset

5.L0

L0正常工作状态，可以发送TLP

本文内容仅代表作者观点，不代表平台观点。

如有任何异议，欢迎联系我们。

如有侵权，请联系删除。

往期精彩回顾

2021年的第一场雪！英特尔2020年Q4财报解读

利用硬件辅助验证工具加速功能仿真

博文：裸片尺寸和光罩难题——光刻扫描仪吞吐量的成本模型

博文速递：Race condition in digital circuits

http://mp.weixin.qq.com/s?__biz=Mzg5MzY4Njc1Ng==&mid=2247501003&idx=4&sn=d047dd07758db252c87635d3f2e54a84

IP与SoC设计

《IP 与SoC》依托无锡国家“芯火”平台，全面报道全球IP与SoC设计技术的发展和国内外应用经验，为中国IC设计行业搭建一个IP与SoC资讯交流、产业促进的平台，为中国IC设计行业提供IP与SoC专业知识及相关信息支持和服务。

最新文章

博文速递：Clock relationship between reset synchronizer

一万五千字详解什么是芯片流片

vim进阶01: 修改匹配关键字，让编码更高效

c语言音频.wav读写示例

博文速递：Can hold check be frequency dependant?

芯片设计五部曲之四 | 电磁玄学宗师——射频芯片

什么是时钟偏差—Clock Skew？理解时钟分配网络中的时钟偏差

嵌入式Linux：信号集

博文速递：Stacked MOSFETs in analog layout

将ASIC IP核移植到FPGA上——如何测试IP核的功能和考虑纯电路以外的其他因素

揭秘OTP与MTP：存储小秘密，一次性和多次可编程大不同

PCIe链路初始化和训练：FTS (Fast Training Sequence)

博文速递：Importance of CMP process

将ASIC IP核移植到FPGA上——如何确保性能与时序以完成充满挑战的任务

FOPLP v CoWoS: 先进芯片封装的下一个前沿

CPU微架构分析方法论Top_Down

FPGA在医疗方面的应用

博文速递：Manufacturing Effects: Introduction

vim进阶:200个终身受益的命令

聊聊Masked ROM

嵌入式Linux：常见信号的默认行为

博文速递：Metal Width Variation

SoC大厂涨价，拉开下半年芯片牛市序幕

嵌入式Linux：信号分类

博文速递：Stop the antenna effect from destroying your circuit

CPU 性能瓶颈何解？

嵌入式Linux：信号是什么？

PCIe Gen4 ltssm协商过程

博文速递：Effect of Threshold voltage

车规级CAN总线外围电路设计方案

利用find和xargs批量处理文件

PCIe 复位：必须了解的PERST#

博文速递：Data check timing paths

PCIe 复位：hot reset

嵌入式系统的20个特性

一文了解NPU是什么？

博文速递：Noise margins

CAN总线中可以挂载多少设备节点？

摩尔定律再进化，2纳米之后芯片如何继续突破物理极限

数字芯片设计验证经验分享：将ASIC IP核移植到FPGA上——更新概念并推动改变以完成充满挑战的任务

博文速递：Path Base Analysis (PBA) Vs Graph Base Analysis (GBA)

DFT技术系列讲解之 | DFT简介

芯片设计中常提到的flow是什么？

数字芯片设计验证经验分享：将ASIC IP核移植到FPGA上——明了需求和详细规划以完成充满挑战的任务

博文速递：What is meant by drive strength of a standard cell

高性能CPU微架构应该具有哪些特性？

人工智能会颠覆 EDA行业吗？

嵌入式Linux：proc文件系统

搞DDR，你是可以看看我的这篇笔记

一款开源AHB APB AXI代码生成工具

分类

时事

民生

政务

教育

文化

科技

财富

体娱

健康

情感

旅行

百科

职场

楼市

企业

乐活

学术

汽车

时尚

创业

美食

幽默

美体

文摘

原创标签

时事社会财经军事教育体育科技汽车科学房产搞笑综艺明星音乐动漫游戏时尚健康旅游美食生活摄影宠物职场育儿情感小说曲艺文化历史三农文学娱乐电影视频图片新闻宗教电视剧纪录片广告创意壁纸头像心灵鸡汤星座命理教育培训艺术文化金融财经健康医疗美妆时尚餐饮美食母婴育儿社会新闻工业农业时事政治星座占卜幽默笑话独立短篇连载作品文化历史科技互联网

发布位置

广东北京山东江苏河南浙江山西福建河北上海四川陕西湖南安徽湖北内蒙古江西云南广西甘肃辽宁黑龙江贵州新疆重庆吉林天津海南青海宁夏西藏香港澳门台湾美国加拿大澳大利亚日本新加坡英国西班牙新西兰韩国泰国法国德国意大利缅甸菲律宾马来西亚越南荷兰柬埔寨俄罗斯巴西智利卢森堡芬兰瑞典比利时瑞士土耳其斐济挪威朝鲜尼日利亚阿根廷匈牙利爱尔兰印度老挝葡萄牙乌克兰印度尼西亚哈萨克斯坦塔吉克斯坦希腊南非蒙古奥地利肯尼亚加纳丹麦津巴布韦埃及坦桑尼亚捷克阿联酋安哥拉