PCIe 复位：必须了解的PERST#

科技 2024-08-14 12:00 江苏

1.什么是PERST#

PERST#作为 Fundamental Reset，是直接通过边带信号PERST#（PCI Express Reset）产生的。Fundamental Reset会复位整个PCIe设备，初始化所有与状态机相关的硬件逻辑，端口状态以及配置空间中的配置寄存器等（every state machine and all the hardware logic, port states and configuration registers）。但是，也有一个例外，就是属性为“Sticky“配置寄存器字段。此类寄存器在辅助电源Vaux存在时，不受Fundamental Reset影响。但是如果主电源和Vaux都被移除，则也会被重置。“Sticky“配置寄存器字段对于诊断“problems that require a reset to get a Link working again”很有用。

如图18-1所示，IO控制器中心(ICH)芯片可以根据系统电源信号“POWERGOOD”的状态产生PERST#，因为这表明主电源已打开且稳定。主机上电时和下电时，信号POWERGOOD的跳变会导致PERST# 复位和复位释放。如图所示，PERST#能够控制图中的多种设备，例如PCIE Switch、PCI Express to-PCI-X bridge，以及Add-In Card（Endpoint设备，常见设备类型有网卡和声卡）。

2.PERST#如何作用到EP设备

图2：PERST复位时序图

如图2所示为PERST#信号在主机上电时的时序图，初始状态（主机未上电）PERST#置为0，一旦主机上电，马上PERST#置为1产生复位，保持一段时间（若干秒）后PERST#置为0表示复位撤销。不同主机上电时对PERST#信号的处理略有差异，有些主机存在两次PERST#复位。

对PCIe Endpoint设备来说，PERST#信号来自PCIe卡槽，通过金手指传递到Add-In Card中的PCIe逻辑。如图3所示，当PERST#为1时，会通过复位产生逻辑（reset generate）产生phy_por_rstn和ctrl_rstn，phy_por_rstn用于复位PHY模块，ctrl_rstn用于复位controller模块。

需要注意的是，在主流的PCIe上电流程中，PCIe PHY需要加载firmware，为保证firmware加载正常进行会屏蔽PERST#，firmware加载完成后会解除PERST#屏蔽，并且后续的PERST#复位不会导致firmware二次加载（只要设备不断电）。

图3：PERST#作为范围

3.如何处理PERST#

作为EP设备，收到PERST#复位需要将PCIe寄存器和状态进行复位，在复位释放后重新进行PCIe链路训练，那么此时Add-In Card中除了PCIE之外的其他模块改怎么处理呢？也需要进行复位吗？

Add-In Card是否随着PERST#复位而进行整体复位需要根据芯片的应用场景进行选择。通常为了保证能够满足各类要求，至少要保证能够做到如下场景：

1）仅复位PCIE，其他模块不复位，PCIe链路协商成功后能够进行通信

2）复位PCIE以及耦合紧密的模块，其他模块不复位，，PCIe链路协商成功后能够进行通信

3）整个芯片均复位

以上3种处理方式可以根据配置进行选择。

4.参考文档

MindShare PCI Express Technology 3.0

PCI Express Base Specification Revision 5.0, Version 1.0

本文内容仅代表作者观点，不代表平台观点。

如有任何异议，欢迎联系我们。

如有侵权，请联系删除。

往期精彩回顾

2021年的第一场雪！英特尔2020年Q4财报解读

利用硬件辅助验证工具加速功能仿真

博文：裸片尺寸和光罩难题——光刻扫描仪吞吐量的成本模型

博文速递：Race condition in digital circuits

http://mp.weixin.qq.com/s?__biz=Mzg5MzY4Njc1Ng==&mid=2247500966&idx=4&sn=72ddacc6f65e46bf7582554865a8e491

IP与SoC设计

《IP 与SoC》依托无锡国家“芯火”平台，全面报道全球IP与SoC设计技术的发展和国内外应用经验，为中国IC设计行业搭建一个IP与SoC资讯交流、产业促进的平台，为中国IC设计行业提供IP与SoC专业知识及相关信息支持和服务。

最新文章

博文速递：Clock relationship between reset synchronizer

一万五千字详解什么是芯片流片

vim进阶01: 修改匹配关键字，让编码更高效

c语言音频.wav读写示例

博文速递：Can hold check be frequency dependant?

芯片设计五部曲之四 | 电磁玄学宗师——射频芯片

什么是时钟偏差—Clock Skew？理解时钟分配网络中的时钟偏差

嵌入式Linux：信号集

博文速递：Stacked MOSFETs in analog layout

将ASIC IP核移植到FPGA上——如何测试IP核的功能和考虑纯电路以外的其他因素

揭秘OTP与MTP：存储小秘密，一次性和多次可编程大不同

PCIe链路初始化和训练：FTS (Fast Training Sequence)

博文速递：Importance of CMP process

将ASIC IP核移植到FPGA上——如何确保性能与时序以完成充满挑战的任务

FOPLP v CoWoS: 先进芯片封装的下一个前沿

CPU微架构分析方法论Top_Down

FPGA在医疗方面的应用

博文速递：Manufacturing Effects: Introduction

vim进阶:200个终身受益的命令

聊聊Masked ROM

嵌入式Linux：常见信号的默认行为

博文速递：Metal Width Variation

SoC大厂涨价，拉开下半年芯片牛市序幕

嵌入式Linux：信号分类

博文速递：Stop the antenna effect from destroying your circuit

CPU 性能瓶颈何解？

嵌入式Linux：信号是什么？

PCIe Gen4 ltssm协商过程

博文速递：Effect of Threshold voltage

车规级CAN总线外围电路设计方案

利用find和xargs批量处理文件

PCIe 复位：必须了解的PERST#

博文速递：Data check timing paths

PCIe 复位：hot reset

嵌入式系统的20个特性

一文了解NPU是什么？

博文速递：Noise margins

CAN总线中可以挂载多少设备节点？

摩尔定律再进化，2纳米之后芯片如何继续突破物理极限

数字芯片设计验证经验分享：将ASIC IP核移植到FPGA上——更新概念并推动改变以完成充满挑战的任务

博文速递：Path Base Analysis (PBA) Vs Graph Base Analysis (GBA)

DFT技术系列讲解之 | DFT简介

芯片设计中常提到的flow是什么？

数字芯片设计验证经验分享：将ASIC IP核移植到FPGA上——明了需求和详细规划以完成充满挑战的任务

博文速递：What is meant by drive strength of a standard cell

高性能CPU微架构应该具有哪些特性？

人工智能会颠覆 EDA行业吗？

嵌入式Linux：proc文件系统

搞DDR，你是可以看看我的这篇笔记

一款开源AHB APB AXI代码生成工具

分类

时事

民生

政务

教育

文化

科技

财富

体娱

健康

情感

旅行

百科

职场

楼市

企业

乐活

学术

汽车

时尚

创业

美食

幽默

美体

文摘

原创标签

时事社会财经军事教育体育科技汽车科学房产搞笑综艺明星音乐动漫游戏时尚健康旅游美食生活摄影宠物职场育儿情感小说曲艺文化历史三农文学娱乐电影视频图片新闻宗教电视剧纪录片广告创意壁纸头像心灵鸡汤星座命理教育培训艺术文化金融财经健康医疗美妆时尚餐饮美食母婴育儿社会新闻工业农业时事政治星座占卜幽默笑话独立短篇连载作品文化历史科技互联网

发布位置

广东北京山东江苏河南浙江山西福建河北上海四川陕西湖南安徽湖北内蒙古江西云南广西甘肃辽宁黑龙江贵州新疆重庆吉林天津海南青海宁夏西藏香港澳门台湾美国加拿大澳大利亚日本新加坡英国西班牙新西兰韩国泰国法国德国意大利缅甸菲律宾马来西亚越南荷兰柬埔寨俄罗斯巴西智利卢森堡芬兰瑞典比利时瑞士土耳其斐济挪威朝鲜尼日利亚阿根廷匈牙利爱尔兰印度老挝葡萄牙乌克兰印度尼西亚哈萨克斯坦塔吉克斯坦希腊南非蒙古奥地利肯尼亚加纳丹麦津巴布韦埃及坦桑尼亚捷克阿联酋安哥拉