DFT技术系列讲解之 | DFT简介

科技 2024-08-05 12:00 江苏

我经常被问到一个问题，什么是DFT？

DFT，即Design For Test，是指在芯片设计过程中引入测试逻辑，并利用这部分测试逻辑完成测试向量的自动生产，从而达到快速有效的芯片测试的目的。一款芯片存在数以千万的晶体管，在制造后存在各种意外或工艺缺陷，这会影响到芯片的正常工作。

基于专业的EDA软件应用，DFT可以完成数字芯片和数模混合芯片的测试设计，利用它可以进行芯片生产之后的故障检测，故障定位和芯片分级。

所以通俗而言，DFT类似于芯片医生，能够诊断出芯片的健康情况。

首先我们使用测试向量自动生成ATPG工具来判断芯片是否存在故障，即芯片是否“有病”。

接着通过与之协同的故障诊断Diagnosis工具捕捉芯片存在故障的位置与原因，来确定“患病”芯片的“病灶”。

在芯片从设计到测试的过程中，DFT参与了哪些内容呢？

DFT的工作包括：

◆ 在项目初期规划DFT架构
◆ 在RTL级别设计测试电路
◆ 在验证阶段验证测试电路
◆ 在综合阶段实现测试逻辑的插入
◆ 在测试阶段提供测试向量

芯片开发过程是由众多不同岗位的工程师去完成的，但是DFT在每一个环节中都起到了重要的作用。

为什么DFT如此重要呢？

在集成电路的产业初期，功能性测试足以满足芯片测试的需求。但在当下，数以十亿计的逻辑门，任何一点生产的缺陷都可能导致功能障碍。用功能性测试去覆盖这些错误无疑是高成本，高时间，高复杂性的。

芯片制造过程相当复杂，工艺缺陷难以避免。DFT的目的，就是从制造完成的芯片里挑出有缺陷的芯片，以免有缺陷的芯片到了客户手上，造成更大的经济和时间损失。

在项目执行过程中，DFT参与的越早，对于测试逻辑的规划就越合理；对现有功能电路的利用率就越高；版图和时序的实现就越容易。所以，需要依赖DFT技术尽可能早的发现有故障的芯片。

DFT需要处理芯片上所有DC、AC测试需求，即DFT需要涵盖以下电路模块的测量：

● 片上存储器

● 系统控制模块（如串并转换、休眠电路、看门狗电路等）

● 电源管理模块（如DC/DC、LDO等）

● 寄存器（如ROM、SPI协议等）

存储器

寄存器

DFT基本参与了所有的芯片功能，芯片中功能模块的每一个寄存器都是DFT设计的工作对象。

DFT又该如何去做呢？它通常包括这些技术：

1、Scan and ATPG

用来测试芯片中的组合和时序逻辑，也叫做扫描设计与自动测试向量生成，这通常是DFT的主体部分。

2、Mbist

Mbist用来测试芯片中的Ram、Rom，存储器的内建自测试与逻辑内建自测试在车规芯片中的应用更多。

3、Boundary scan(TAP)

主要用来测试芯片间互联。

以上三个为DFT中最主干的技术，其他还包括LBIST、压缩、片上时钟电路、存储器自修复、诊断驱动良率分析等等，均基于主干的DFT技术。

总而言之，DFT 技术是芯片设计及制造领域不可或缺的关键角色，它的持续发展与创新，对于提升芯片质量、降低成本以及缩短上市周期，具备极为重要的意义。然而之前我国自主可控的数字测试向量自动生成工具处于技术空白，西门子 EDA的同类技术几乎垄断可测性设计的中高端市场。

玖熠科技将致力于填补该项空白，致力于完成DFT芯片可测性技术的全链工具建设，为我国芯片国产化助一臂之力。自主可控，技术领先是我们始终的使命。

【公司简介】

玖熠科技是国内专注从事芯片可测性系统(DFT&ATPG)领域的EDA企业，现阶段主营业务是实现芯片可测性设计辅助自动化，包括自主可控的DFT工具链与配套设计服务。公司2021年2月成立以来获得20多项自主可控知识产权，IS09001、IS020000、IS027001等认证，公司系EDA开放合作机制成员单位。玖熠核心团队具有EDA研发实力和DFT强势服务经验，总部位于无锡，在全国重点IC城市均设有分部(上海、成都、深圳、青岛等)，与国内Fab、研究所、国家测试中心、芯火平台、集成电路示范性院校等均有合作。

如有任何异议，欢迎联系我们。

如有侵权，请联系删除。

往期精彩回顾

2021年的第一场雪！英特尔2020年Q4财报解读

利用硬件辅助验证工具加速功能仿真

博文：裸片尺寸和光罩难题——光刻扫描仪吞吐量的成本模型

博文速递：Race condition in digital circuits

http://mp.weixin.qq.com/s?__biz=Mzg5MzY4Njc1Ng==&mid=2247500888&idx=2&sn=03e2fb4dc58873df63f1ba2ab004bf67

IP与SoC设计

《IP 与SoC》依托无锡国家“芯火”平台，全面报道全球IP与SoC设计技术的发展和国内外应用经验，为中国IC设计行业搭建一个IP与SoC资讯交流、产业促进的平台，为中国IC设计行业提供IP与SoC专业知识及相关信息支持和服务。

最新文章

博文速递：Clock relationship between reset synchronizer

一万五千字详解什么是芯片流片

vim进阶01: 修改匹配关键字，让编码更高效

c语言音频.wav读写示例

博文速递：Can hold check be frequency dependant?

芯片设计五部曲之四 | 电磁玄学宗师——射频芯片

什么是时钟偏差—Clock Skew？理解时钟分配网络中的时钟偏差

嵌入式Linux：信号集

博文速递：Stacked MOSFETs in analog layout

将ASIC IP核移植到FPGA上——如何测试IP核的功能和考虑纯电路以外的其他因素

揭秘OTP与MTP：存储小秘密，一次性和多次可编程大不同

PCIe链路初始化和训练：FTS (Fast Training Sequence)

博文速递：Importance of CMP process

将ASIC IP核移植到FPGA上——如何确保性能与时序以完成充满挑战的任务

FOPLP v CoWoS: 先进芯片封装的下一个前沿

CPU微架构分析方法论Top_Down

FPGA在医疗方面的应用

博文速递：Manufacturing Effects: Introduction

vim进阶:200个终身受益的命令

聊聊Masked ROM

嵌入式Linux：常见信号的默认行为

博文速递：Metal Width Variation

SoC大厂涨价，拉开下半年芯片牛市序幕

嵌入式Linux：信号分类

博文速递：Stop the antenna effect from destroying your circuit

CPU 性能瓶颈何解？

嵌入式Linux：信号是什么？

PCIe Gen4 ltssm协商过程

博文速递：Effect of Threshold voltage

车规级CAN总线外围电路设计方案

利用find和xargs批量处理文件

PCIe 复位：必须了解的PERST#

博文速递：Data check timing paths

PCIe 复位：hot reset

嵌入式系统的20个特性

一文了解NPU是什么？

博文速递：Noise margins

CAN总线中可以挂载多少设备节点？

摩尔定律再进化，2纳米之后芯片如何继续突破物理极限

数字芯片设计验证经验分享：将ASIC IP核移植到FPGA上——更新概念并推动改变以完成充满挑战的任务

博文速递：Path Base Analysis (PBA) Vs Graph Base Analysis (GBA)

DFT技术系列讲解之 | DFT简介

芯片设计中常提到的flow是什么？

数字芯片设计验证经验分享：将ASIC IP核移植到FPGA上——明了需求和详细规划以完成充满挑战的任务

博文速递：What is meant by drive strength of a standard cell

高性能CPU微架构应该具有哪些特性？

人工智能会颠覆 EDA行业吗？

嵌入式Linux：proc文件系统

搞DDR，你是可以看看我的这篇笔记

一款开源AHB APB AXI代码生成工具

分类

时事

民生

政务

教育

文化

科技

财富

体娱

健康

情感

旅行

百科

职场

楼市

企业

乐活

学术

汽车

时尚

创业

美食

幽默

美体

文摘

原创标签

时事社会财经军事教育体育科技汽车科学房产搞笑综艺明星音乐动漫游戏时尚健康旅游美食生活摄影宠物职场育儿情感小说曲艺文化历史三农文学娱乐电影视频图片新闻宗教电视剧纪录片广告创意壁纸头像心灵鸡汤星座命理教育培训艺术文化金融财经健康医疗美妆时尚餐饮美食母婴育儿社会新闻工业农业时事政治星座占卜幽默笑话独立短篇连载作品文化历史科技互联网

发布位置

广东北京山东江苏河南浙江山西福建河北上海四川陕西湖南安徽湖北内蒙古江西云南广西甘肃辽宁黑龙江贵州新疆重庆吉林天津海南青海宁夏西藏香港澳门台湾美国加拿大澳大利亚日本新加坡英国西班牙新西兰韩国泰国法国德国意大利缅甸菲律宾马来西亚越南荷兰柬埔寨俄罗斯巴西智利卢森堡芬兰瑞典比利时瑞士土耳其斐济挪威朝鲜尼日利亚阿根廷匈牙利爱尔兰印度老挝葡萄牙乌克兰印度尼西亚哈萨克斯坦塔吉克斯坦希腊南非蒙古奥地利肯尼亚加纳丹麦津巴布韦埃及坦桑尼亚捷克阿联酋安哥拉