FOPLP v CoWoS: 先进芯片封装的下一个前沿

科技   2024-08-28 12:00   江苏  

本文由半导体产业纵横(ID:ICVIEWS)综合
扇出型封装正迎来新的发展契机。

随着生成式AI 的应用范围不断扩大,其芯片市场也随之扩大,预测未来几年将出现爆炸式增长。

专家预计,人工智能芯片市场的增长将给半导体行业带来巨大影响。

 芯片封装的演进

最显著的影响之一将体现在封装方法上。传统上,单芯片封装是常态,但该行业现在已经发展到多芯片封装。业内专家指出,先进封装技术正在迅速发展,预计到 2024-2025 年将超越传统方法。

目前,倒装芯片(FC)占据先进封装市场的50%以上,2.5D/3D封装则占25-30%。此前业内人士预测,全球先进封装市场规模将从2023年的378亿美元增长至2029年的695亿美元。

2022 年至 2028 年市场的复合年增长率 (CAGR) 估计为 11%,预计所有先进封装技术均将实现正增长,包括倒装芯片、系统级封装 (SiP)、扇出型 (FO)、晶圆级芯片规模封装 (WLCSP)、嵌入式芯片封装 (ED) 和 2.5D/3D 封装。

其中,备受市场关注的技术当属台积电的CoWoS先进封装技术,以及扇出型面板级封装(FOPLP)。

CoWoS是一种2.5D、3D的封装技术,可以分成“CoW”和“WoS”来看。“CoW(Chip-on-Wafer)”是芯片堆叠;“WoS(Wafer-on-Substrate)”则是将芯片堆叠在基板上。CoWoS就是把芯片堆叠起来,再封装于基板上,最终形成2.5D、3D的型态,可以减少芯片的空间,同时还减少功耗和成本。

FOPLP是一种先进的封装技术,它允许芯片在更大的面板上进行布局,而不仅仅是在单个晶圆上。这种技术不仅能够提高集成度,还能降低成本,提高生产效率。FOPLP技术基于重新布线层(RDL)工艺,将芯片分布在大面板上进行互连。这种封装方式使得芯片成品的高度更低,且不需要基板,从而降低了成本并提高了设计的灵活性。

目前,扇出型晶圆级封装(FOWLP)是扇出型封装的主流载体,占据了90%以上的市场份额。FOPLP 提供了高性能、低成本的解决方案,被认为是具有显著增长潜力的利基市场。

与 FOWLP 相比,FOPLP 拥有更高的载体利用率,可实现更多的芯片切割和更好的规模经济。

然而,FOPLP 也有其缺点,包括缺乏标准化的方形载体规范、与 FOWLP 相比封装密度较低,以及与芯片翘曲和成品率相关的持续挑战,这些缺点目前阻碍了芯片封测厂的大规模生产。

日月光科技首席执行官 Tien Wu 指出,面板级解决方案已研究了五年多,从 300x300 毫米面板开始。他认为更大的 600x600 毫米面板有商机。

在最近的财报电话会议上,Wu进一步提到,日月光正在与客户、设备和材料供应商合作,敲定量产计划,预计 2025 年中期进行试生产。

设备商指出,ASE自2017年起便开始探索FOPLP封装。Wu强调,开发一项新技术大约需要10年时间。

 FOPLP 未来增长

现在,由于各种形式的先进封装可适应不同的应用,任何一种技术都不太可能完全取代另一种技术,因为每种技术都服务于不同的目标客户群。

台积电董事长兼首席执行官刘德音此前表示,台积电持续开发FOPLP技术,预计2027年技术将成熟。目前,三个研发部门正在进行合作,寻找最合适的供应商。

力成科技董事长蔡笃恭在活动上强调,因应车用IoT等新应用,力成科技自2015年起积极发展先进封装,已投资30亿新台币投入FOPLP技术,目标是将DRAM与CPU封装在一起。

行业观察人士指出,尽管许多公司仍在努力抓住 FOPLP 市场的机遇,但最早的商业成功迹象可能要到 2025 年底才会出现。

至于台积电于7月底宣布收购群创光电台南Fab 4(5.5代厂),其推动因素并非未来FOPLP订单,而是CoWoS产能需求增加,预计该产能还将继续增长。

据DIGITIMES研究中心最新研究报告《AI芯片专题报告》显示,台积电CoWoS产能将在2023年下半年扩大,12英寸晶圆出货量将较2022年翻一番,达到12万片。

不过,由于客户对CoWoS产能需求强劲,促使台积电规划2024年进一步扩产,预计全年出货量将超过30万片晶圆,增幅达168%,连续两年产量翻番。

由于未来几年对 AI 服务器加速器的需求持续强劲,以及云服务提供商 (CSP) 需要 CoWoS 容量来支持自研 ASIC,台积电将从 2025 年开始优先扩大 CoWoS 产能。

*声明:本文系原作者创作。文章内容系其个人观点,我方转载仅为分享与讨论,不代表我方赞成或认同,如有异议,请联系后台。


本文内容仅代表作者观点,不代表平台观点。

如有任何异议,欢迎联系我们。

如有侵权,请联系删除。


往期精彩回顾





2021年的第一场雪!英特尔2020年Q4财报解读



利用硬件辅助验证工具加速功能仿真


博文:裸片尺寸和光罩难题——光刻扫描仪吞吐量的成本模型


博文速递:Race condition in digital circuits


IP与SoC设计
《IP 与SoC》依托无锡国家“芯火”平台,全面报道全球IP与SoC设计技术的发展和国内外应用经验,为中国IC设计行业搭建一个IP与SoC资讯交流、产业促进的平台,为中国IC设计行业提供IP与SoC专业知识及相关信息支持和服务。
 最新文章