PCIe链路初始化和训练：FTS (Fast Training Sequence)

科技 2024-09-02 12:00 江苏

1.FTS (Fast Training Sequence)

作用：快速训练序列（FTS）在从L0s过渡到L0时用于位和符号锁定。Receiver接收到FTS会退出电气空闲状态，并且完成bit and Symbol lock。

At 2.5 GT/s and 5.0 GT/s data rates：

一个FTS由一个K28.5（COM）符号后跟三个K28.1符号组成。如果数据速率是5.0 GT/s，在传输第一个FTS之前，会先传输四个连续的EIE（Electrical Idle Exit，即K28.7，具有低频分量的符号，用于receiver退出电气空闲状态）符号。receiver通过这些符号识别到电气空闲状态的退出。需要注意的是，在传输第一个FTS之前，传输的EIE字符数量不能超过8个。当扩展同步位（Extended Synch bit）被设置成1时，必须发送4096个FTSs，以便为外部链路监控工具提供足够的时间来实现位和帧同步。

At 8.0 GT/s and above data rates:

一个FTS是一个 130-bit unscrambled Ordered Set Block, 如图Table 4-17 。一个PCIe组件可以请求的最大FTS（N_FTS）数量是255。PCIe组件允许在不同速度下提示需要不同的N_FTS。在退出L0s状态时，transmitter首先发送一个EIEOSQ，EIEOSQ的低频特性将帮助receiver退出电气空闲状态。在发送第一个EIEOSQ之后，transmitter必须发送所需数量的FTS（当Extended Synch bit of the Link Control register数值为1时，所需FTS数量为4096；否则为N_FTS），并且在每32个FTS之后发送一个EIEOSQ。FTS序列将使receiver能够完成位锁定。当扩展同步位（Extended Synch bit）被设置成1时，必须在FTSs和EIEOSQ之间插入并传输SKP有序集，以满足时钟补偿（Clock Tolerance Compensation）要求（见Section 4.2.7 ）。

如果N_FTS等于零，则不发送FTS有序集。如果N_FTS不等于零，FTS sequence的最后一个FTS Ordered Set 后面会跟一个EIEOSQ，目的是帮助receiver获得块对齐（Block alignment）。

EIEOS能复位transmitter和Receiver的扰码器（scrambler ）。在最后一个EIEOSQ之后，会传输一个SDS有序集，以帮助receiver 完成去偏移（perform de-skew），并指示从有序集到数据流的过渡。在传输SDS有序集之后，必须传输一个数据块（Data Block ）。

1.1.EIE字符

如表格B-2所示，EIE的Current RD-拥有连续5个1，而Current RD+拥有连续5个0，连续多个EIE一起送，体现在传输通道上的现象是信号频率较低。

1.2.Extended Synch

Extended Synch为1会强制PCIe设备的在退出L0s状态时、在部分recovery状态中发送更多数量的Ordered Sets ，此配置为外部设备（例如，PCIe逻辑分析仪）提供监控Link时间，以便在Link进入L0状态并恢复通信之前实现位和符号锁定。简单来说就是通过发送更多的Ordered Sets，使得外部设备能够提前准备好，从而更好的监控链路行为，防止监控时丢失部分数据。

2.ltssm之L0s

3.参考文档

PCI Express Base Specification Revision 5.0, Version 1.0

本文内容仅代表作者观点，不代表平台观点。

如有任何异议，欢迎联系我们。

如有侵权，请联系删除。

往期精彩回顾

2021年的第一场雪！英特尔2020年Q4财报解读

利用硬件辅助验证工具加速功能仿真

博文：裸片尺寸和光罩难题——光刻扫描仪吞吐量的成本模型

博文速递：Race condition in digital circuits

http://mp.weixin.qq.com/s?__biz=Mzg5MzY4Njc1Ng==&mid=2247501102&idx=4&sn=7b5e4090b47eba8c9b55e6ed59de3e89

IP与SoC设计

《IP 与SoC》依托无锡国家“芯火”平台，全面报道全球IP与SoC设计技术的发展和国内外应用经验，为中国IC设计行业搭建一个IP与SoC资讯交流、产业促进的平台，为中国IC设计行业提供IP与SoC专业知识及相关信息支持和服务。

最新文章

博文速递：Clock relationship between reset synchronizer

一万五千字详解什么是芯片流片

vim进阶01: 修改匹配关键字，让编码更高效

c语言音频.wav读写示例

博文速递：Can hold check be frequency dependant?

芯片设计五部曲之四 | 电磁玄学宗师——射频芯片

什么是时钟偏差—Clock Skew？理解时钟分配网络中的时钟偏差

嵌入式Linux：信号集

博文速递：Stacked MOSFETs in analog layout

将ASIC IP核移植到FPGA上——如何测试IP核的功能和考虑纯电路以外的其他因素

揭秘OTP与MTP：存储小秘密，一次性和多次可编程大不同

PCIe链路初始化和训练：FTS (Fast Training Sequence)

博文速递：Importance of CMP process

将ASIC IP核移植到FPGA上——如何确保性能与时序以完成充满挑战的任务

FOPLP v CoWoS: 先进芯片封装的下一个前沿

CPU微架构分析方法论Top_Down

FPGA在医疗方面的应用

博文速递：Manufacturing Effects: Introduction

vim进阶:200个终身受益的命令

聊聊Masked ROM

嵌入式Linux：常见信号的默认行为

博文速递：Metal Width Variation

SoC大厂涨价，拉开下半年芯片牛市序幕

嵌入式Linux：信号分类

博文速递：Stop the antenna effect from destroying your circuit

CPU 性能瓶颈何解？

嵌入式Linux：信号是什么？

PCIe Gen4 ltssm协商过程

博文速递：Effect of Threshold voltage

车规级CAN总线外围电路设计方案

利用find和xargs批量处理文件

PCIe 复位：必须了解的PERST#

博文速递：Data check timing paths

PCIe 复位：hot reset

嵌入式系统的20个特性

一文了解NPU是什么？

博文速递：Noise margins

CAN总线中可以挂载多少设备节点？

摩尔定律再进化，2纳米之后芯片如何继续突破物理极限

数字芯片设计验证经验分享：将ASIC IP核移植到FPGA上——更新概念并推动改变以完成充满挑战的任务

博文速递：Path Base Analysis (PBA) Vs Graph Base Analysis (GBA)

DFT技术系列讲解之 | DFT简介

芯片设计中常提到的flow是什么？

数字芯片设计验证经验分享：将ASIC IP核移植到FPGA上——明了需求和详细规划以完成充满挑战的任务

博文速递：What is meant by drive strength of a standard cell

高性能CPU微架构应该具有哪些特性？

人工智能会颠覆 EDA行业吗？

嵌入式Linux：proc文件系统

搞DDR，你是可以看看我的这篇笔记

一款开源AHB APB AXI代码生成工具

分类

时事

民生

政务

教育

文化

科技

财富

体娱

健康

情感

旅行

百科

职场

楼市

企业

乐活

学术

汽车

时尚

创业

美食

幽默

美体

文摘

原创标签

时事社会财经军事教育体育科技汽车科学房产搞笑综艺明星音乐动漫游戏时尚健康旅游美食生活摄影宠物职场育儿情感小说曲艺文化历史三农文学娱乐电影视频图片新闻宗教电视剧纪录片广告创意壁纸头像心灵鸡汤星座命理教育培训艺术文化金融财经健康医疗美妆时尚餐饮美食母婴育儿社会新闻工业农业时事政治星座占卜幽默笑话独立短篇连载作品文化历史科技互联网

发布位置

广东北京山东江苏河南浙江山西福建河北上海四川陕西湖南安徽湖北内蒙古江西云南广西甘肃辽宁黑龙江贵州新疆重庆吉林天津海南青海宁夏西藏香港澳门台湾美国加拿大澳大利亚日本新加坡英国西班牙新西兰韩国泰国法国德国意大利缅甸菲律宾马来西亚越南荷兰柬埔寨俄罗斯巴西智利卢森堡芬兰瑞典比利时瑞士土耳其斐济挪威朝鲜尼日利亚阿根廷匈牙利爱尔兰印度老挝葡萄牙乌克兰印度尼西亚哈萨克斯坦塔吉克斯坦希腊南非蒙古奥地利肯尼亚加纳丹麦津巴布韦埃及坦桑尼亚捷克阿联酋安哥拉