近日，加州大学圣塔芭芭拉分校的研究团队，发表了一项创新研究，宣布他们成功研发出基于二维半导体的三维晶体管设计框架。这种三维晶体管结构，可以在保持高性能和低功耗的同时，进一步推动CMOS技术微缩到纳米级水平。该工作以《Three-dimensional transistors with two-dimensional semiconductors for future CMOS scaling》为题，发表在著名学术期刊《Nature Electronics》上。
突破传统：二维半导体的新希望
众所周知，传统的硅基CMOS技术在沟道长度微缩至15纳米以下时面临诸多挑战，包括电流开关性能下降、漏电流增加以及器件性能的显著衰减。为了解决这些瓶颈，研究团队将目光投向了二维半导体材料，尤其是过渡金属硫化物（TMDs）。这些材料凭借原子级的厚度和优异的电学特性，如低表面粗糙散射、良好的电场控制能力以及较大的能带宽度，展现出极大的潜力。
三维晶体管设计框架：从理论到实践
该研究提出了一种基于非平衡格林函数（NEGF）量子输运模拟的新方法，将二维半导体与三维晶体管结构相结合。这种设计方法通过结合密度泛函理论（DFT）计算所得的材料特性，实现对器件性能的精确模拟与优化。研究发现，三层钨二硫化物（WS₂）是最具潜力的材料，其能量延迟产品（EDP）相比传统硅基晶体管可提高55%以上，从而将CMOS器件微缩延展至亚5纳米水平。
纳米板架构：十倍集成密度的未来
研究团队提出了一种全新的二维纳米板场效应晶体管（2D NPFET）架构。该设计通过在绝缘衬底上垂直堆叠二维纳米板，有效增加了器件的驱动电流与集成密度。与传统的纳米片晶体管（NSFET）相比，二维纳米板架构的电流驱动能力提高了近十倍，而器件的占地面积并未显著增加。这样的设计不仅为高性能计算应用提供了支持，还为未来集成电路微缩提供了全新的思路。
性能对比：超越硅材料的绝对优势
在具体的性能评估中，二维半导体晶体管在多项指标上展现了对硅基器件的优势。例如：
- 亚阈值摆幅（SS）：WS₂器件在缩短通道长度至10纳米时，仍能保持约60 mV/dec的理想值，而硅器件的SS值显著恶化。
- 漏电流抑制：WS₂材料的较大能带宽度有效减少了源漏隧穿电流，提高了器件的开关电流比。
- 电容效应：由于二维材料的超薄特性，器件的寄生电容相比硅器件降低了60%以上。
工艺展望与挑战
尽管当前二维材料器件在制造工艺上尚存一些挑战，例如栅氧化层的沉积和接触电阻的降低，但近年来的工艺进展已逐步缩小这一差距。研究团队指出，通过优化接触材料与工艺，二维半导体晶体管有望进一步实现高性能与高能效。
该项研究的成果表明，二维半导体材料不仅能够克服硅基技术在微缩过程中的瓶颈，还为下一代高密度、低功耗的CMOS器件提供了新的路径。三层WS₂作为最佳候选材料，结合创新的纳米板架构，或将成为推动摩尔定律持续发展的关键因素。
论文链接：
ttps://doi.org/10.1038/s41928-024-01289-8欢迎学术工作来稿，无偿宣传
