Intel 18A工艺良品率只有10%?其实 算一算就知道了

科技   2024-12-09 23:51   河南  

近日,有韩国媒体报道称,Intel 18A工艺的良品率目前只有区区10%,引发热议。当然,Intel官方公布过这一数据,但其实简单算一算,就能猜出个大概。

首先说一句,由于台积电和三星在代工领域的激烈竞争关系,但凡出现台积电的负面消息,大多数都来自韩国媒体,而关于三星代工的大量负面消息,也出自台湾省媒体,现在又加上一个Intel,所以……

言归正传,良品率其实是一个很复杂的问题,除了看工艺本身,也要看生产什么样的芯片,手机芯片、AI芯片在同样工艺下的良品率显然那是不一样的。

比如说,NVIDIA H100芯片的面积达814平方毫米,已经逼近光罩的极限(858平方毫米),良品率不可能太理想,这也是其价格高昂的原因之一。

其实早在今年9月初,Intel就官方确认,18A的缺陷密度(D0)已经小于0.40,完全可以投入量产,首批产品包括消费级的Panther Lake、数据中心级的Clearwater Forest,都将在2025年推出。

现在三个多月过去了,缺陷密度肯定又进一步降低了,我们还是按照0.40来计算。

具体良品率官方没有说,毕竟还没有量产,但是从缺陷密度上,我们可以推算一个大概。

这里需要使用SemiAnalysis的良品率计算工具,支持四种计算模型Murphy、Exponential、Seeds、Poisson,具体就不解释了,太复杂,咱也不用管。

如果用Intel 18A生产858平方毫米极限尺寸的芯片,经过计算可知,0.40缺陷密度下的良品率,按照最乐观模型Seeds为22.56%,最差的只有3.23%,而默认Murphy模型则是7.95%。

当然,18A几乎不可能造这种芯片。

事实上,即便是台积电,将缺陷密度控制在0.1,这时候的良品率也刚刚超过50%。

恰巧,网上泄露过Panther Lake的内核照片与精确尺寸,其中包含CPU、NPU的计算模块预计就会采用18A工艺,面积为8.004 x 14.288=114.304平方毫米。

计算可知,默认模型的良品率为64.4%,最好能超过69%,即便最差的情况也在50%左右。

如果生产只有53.6平方毫米的GPU模块(大概率这次不包给台积电),良品率最高可超过82%,最差也不低于60%。

另外,曾经有报道称,博通对Intel 18A的良品率也非常失望,但那是更早时候的事儿了,还可能Intel 18A在初期确实比较差,就看能不能快速优化提升,明年满足量产需求了。

无论如何,Intel都要加油了,因为台积电仍在一路狂奔。

台积电计划明年开始量产2nm芯片,目前已在位于新竹的台积电工厂进行试产,结果显示其2nm制程的良率已达到60%以上。

消息称,三星的2nm工艺良率仅在10%-20%之间。

当然,台积电还有较大提升空间,通常相应芯片良率需要达到70%或更高才能进入大规模量产阶段。

以目前60%的试产良率,台积电明年才能令其 2nm 工艺进入大规模生产阶段,但这个进度已经在全球范围遥遥领先所有竞争对手。

2nm晶圆价格将达3万美元,以iPhone AP为例,将自N3的50美元上涨至N2的85美元,涨幅达70%,为节省成本,矽堆叠技术未来将更普遍,提升主芯片速度、功耗。

目前NVIDIA、AMD等都是2nm的客户,不过最先使用的还是苹果,现明确产品规划的是苹果iPhone 18之A20芯片首度采用,并搭配SoIC先进封装。


硬件世界
共同研究探讨硬件知识及相关信息
 最新文章