最新一届IEEE国际电子器件会议IEDM 2024上，Intel代工展示了四大半导体制程工艺突破，涵盖新材料、异构封装、全环绕栅极(GAA)等领域。
目前，Intel正在持续推进四年五个工艺节点的计划，计划到2030年在单个芯片上封装1万亿个晶体管，因此先进的晶体管技术、缩微技术、互连技术、封装技术都至关重要。
Intel代工此番公布的四大突破包括：
1、减成法钌互连技术
该技术采用了钌这种替代性的新型金属化材料，同时利用薄膜电阻率（thin film resistivity）、空气间隙（airgap），Intel代工在互连微缩方面实现了重大进步，具备可行性，可投入量产，而且具备成本效益。
引入空气间隙后，不再需要通孔周围昂贵的光刻空气间隙区域，也可以避免使用选择性蚀刻的自对准通孔（self-aligned via）。
在间距小于或等于25纳米时，采用减成法钌互连技术实现的空气间隙，可以使线间电容最高降低25％，从而替代铜镶嵌工艺的优势。
该技术有望在Intel代工的未来制程节点中得以应用。
2、选择性层转移（SLT）
一种异构集成解决方案，能够以更高的灵活性集成超薄芯粒(chiplet)，对比传统的芯片到晶圆键合（chip-to-wafer bonding）技术，能大大缩小芯片尺寸，提高纵横比，尤其是可以芯片封装中将吞吐量提升高达100倍，进而实现超快速的芯片间封装。
这项技术还带来了更高的功能密度，再结合混合键合（hybrid bonding）或融合键合（fusion bonding）工艺，封装来自不同晶圆的芯粒。
3、硅基RibbonFET CMOS晶体管
为了进一步缩小RibbonFET GAA晶体管，Intel代工展示了栅极长度为6纳米的硅基RibbonFET CMOS晶体管。
它在大幅缩短栅极长度、减少沟道厚度的同时，对短沟道效应的抑制和性能也达到了业界领先水平。
它为进一步缩短栅极长度铺平了道路，而这正是摩尔定律的关键基石之一。
4、用于微缩的2D GAA晶体管的栅氧化层
为了在CFET（互补场效应晶体管）之外进一步加速GAA技术创新，Intel代工展示了在2D GAA NMOS（N 型金属氧化物半导体）和PMOS（P 型金属氧化物半导体）晶体管制造方面的研究。
该技术侧重于栅氧化层模块的研发，将晶体管的栅极长度缩小到了30纳米。
同时，2D TMD（过渡金属二硫化物）研究也取得了新进展，未来有望在先进晶体管工艺中替代硅。
此外值得一提的是，Intel代工还在300毫米GaN（氮化镓）方面持续推进开拓性的研究。
Intel代工在300毫米GaN-on-TRSOI（富陷阱绝缘体上硅）衬底上，制造了业界领先的高性能微缩增强型GaN MOSHEMT（金属氧化物半导体高电子迁移率晶体管），可以减少信号损失，提高信号线性度和基于衬底背部处理的先进集成方案。
另外，Intel临时联席CEO David Zinsner证实，虽然基辛格退休离职了，但是Intel公司的核心经营策略将维持不变。
尤其是，Intel晶圆代工服务业务会持续延续，仍然希望成为世界一流的晶圆代工厂，成为客户领先的芯片生产供应商。
Intel董事会也仍然认为，Intel接下来应该继续开发相关产品，并保持制造能力，以生产自己的产品，加上为客户进行芯片生产为目标。
值得一提的是，不久前，英Intel与美国商务部达成了最终协议，美国商务部将依据《芯片与科学法案》向Intel提供78.6亿美元的直接资金补贴。
这其中有一个附加条件：Intel即便分拆晶圆代工业务成为一个独立的实体，Intel也至少需要保留50.1%的股权，以维持对其的控制权。
目前，Intel董事会正在寻找新任CEO，针对人选条件已明确表明，需要一位既能成功执行产品业务，又能继续发展晶圆代工业务的CEO人选。
外界认为，目前产业中符合条件，而且又可能前来困境中Intel的人选寥寥无几，其中Intel前董事陈立武呼声相对较高。
无论如何，产品还在推进。
AIDA64近日发布了最新测试版本7.40.7120 Beta，更新日志中有一条值得关注，就是初步支持Intel Nova Lake处理器。
根据已知消息，Panther Lake将会取代现有Lunar Lake，面向轻薄笔记本，首发Intel 18A制造工艺，而且大约70％的芯片面积都是自家工艺。
Nova Lake则应该是Arrow Lake的升级版，面向高性能桌面和游戏本。
Intel原本规划了一个升级版Arrow Lake Refresh，明年推出，可能命名为酷睿Ultra 300S系列，但现在它已经别取消了，直接上Nova Lake。
但是，它的具体发布时间、命名还不确定，接口是否延续LA1851也不一定。
另外，Nova Lake的自家工艺使用率会更高，但具体是哪种还不清楚。
