通过光子引线键合实现硅光子电路和InP激光器的混合集成
DOI: https://doi.org/10.1364/OPTICA.5.000876
硅光子（SiP）平台已发展成为高密度光子集成的核心平台之一，利用先进的CMOS工艺对各种无源光子器件，电光调制器或光电探测器进行高产量大规模制造。然而，将高性能光源以经济可行且技术上可行的方式集成到SiP电路中仍然是一个挑战。
随着系统复杂性的增加，为了实现高制造产量，在集成到最终系统之前测试有源组件变得越来越重要。尽管在直接外延或异质外延生长直接带隙半导体的硅基底上实现光源方面取得了实质性进展，但将III-V层堆叠或甚至完整的设备转移到硅基底上仍然被认为是实现高效光源集成的最实用途径。
异构集成和混合集成正是在此背景下出现。
异质集成 Heterogeneous integration异质集成基于在预处理的硅光子晶片上粘合未图案化的III-V晶片，使得在III-V晶片的外延层中产生的光被耦合到硅光子波导中。然后通过晶片级处理制造III-V器件，其中所有结构都与最高精度的光刻对齐。因此，不需要对晶片进行高精度定位。尽管异质集成特别适合在硅光子电路上大规模生产III-V光源，但其技术复杂性相当大，特别是考虑到对超清洁和极其光滑表面的严格要求。此外，异质集成不允许在集成到更复杂系统之前测试光源，因此需要严格控制工艺以保持高产量。因此，异质集成主要适用于证明与相关技术开销相匹配的高容量应用，例如在需要将数十个光源集成到单个芯片上的光子芯片网络的背景下。此外，异质集成的光源可能会在硅光子芯片上占用相当大的面积，并且由于III-V到硅的键合层和埋入氧化物引入的高热阻，热沉也面临挑战。
混合集成依赖于将预先加工的III-V激光器、增益芯片甚至光电二极管与硅光子电路光学连接，其中III-V设备可以安装在硅基底的顶部或旁边。混合集成保持了原生III-V光源的优越性能特性，并允许在系统组装前测试设备，但带来了制造挑战。特别是，III-V与硅光子波导的有效光学耦合通常依赖于在微米或亚微米范围内的对准精度。这通常需要缓慢且昂贵的主动对准技术，其中在优化设备位置的同时不断监测耦合效率。此外，还需要额外的设备，如微透镜、棱镜或微机械载体，以适应III-V光源的模式场大小和发射方向，使其与硅光子电路相匹配，导致组装相对较大。在许多情况下，III-V设备安装在硅光子芯片的顶部。这种方法不仅消耗了大量的芯片上可用空间，而且由于通过硅绝缘体（SOI）基底的相对差的热导性，对III-V设备的热沉也提出了挑战。总的来说，异质集成是基于在预处理的SiP（硅光子）晶片上粘合未图案化的III-V晶片，通过精确的光刻对齐实现光源与SiP波导的耦合。混合集成则依赖于将预先加工的III-V激光器、增益芯片或光电二极管与SiP电路光学连接。混合集成在保持III-V光源性能优势的同时，允许在系统组装前测试设备。
基于此，德国KIT的Billah提出了一种基于直接写入双光子光刻技术实现硅光子电路与铟磷激光器之间的高效、低损耗耦合的光子线键合技术。该技术利用三维自由形态波导，克服了传统集成方法中的高精度对准和热管理难题，展示了基于InP的水平腔面发射激光器（HCSEL）和SiP芯片之间的低至0.4 dB插入损耗的高效耦合，且不影响激光器性能。此外，该方法具有自动化大规模生产的潜力，为混合光子多芯片组装提供了一个灵活、可扩展的通用集成平台，推动了高性能光子集成电路的发展。光子引线键合（PWB,photonic wire bonds）利用了在预先定位的光子芯片之间现场添加自由形态聚合物波导。光子线键合的三维形状可以适应芯片的确切位置，从而无需实现高精度芯片对准，适用于自动化大规模生产。在这些多芯片模块MCM的组装中，激光源与硅光子芯片并排放置，从而允许良好的热耦合到下面的芯片级散热器，而不占用任何芯片上可用空间。结合该团队先前工作所演示的芯片到芯片[2]和光纤到芯片的连接[3]，该工作是将光子线键合推进为一种通用集成平台的关键步骤，用于混合光子多芯片组装，这些组装结合了不同材料的已知良好芯片，同时保持它们各自的高性能特性。图1(a)展示了一个利用光子引线键合（PWB）技术的波分复用（WDM）发射器，该发射器集成了不同光子平台的优势：InP基底上的分布式反馈DFB激光器作为光源，SiP芯片用于电光IQ调制器。该混合多芯片模块（MCM）允许在集成之前测试片上子系统，与单片或异构集成方法相比，这显着提高了工艺良率，在单片或异构集成方法中，单个组件的故障会损害整个系统的功能。先前的实验已证明PWB在单模芯片间和光纤到芯片的连接上效率很高，如图1c、d所示。本文着重于实现InP基光源与SiP芯片之间的低损耗耦合，这是实现实际应用中关键的一步，如图1b。
组装：在该工作中，通过使用光子引线键合（PWB）技术，实现了一种简单的多芯片模块（MCM），该模块将无源硅光子（SiP）电路与铟磷（InP）光源相连，如图2a所示。MCM组装在一个公共载体上，激光器和SiP芯片通过粘合剂以中等精度安装，载体自动调整芯片间的高度差异以对齐顶面。InP芯片的输出通过3D PWB与SiP芯片的硅纳米线相连，末端通过光栅耦合器（GC）将光导入单模光纤（SMF）。PWB通过双光子光刻原位制造[2]，包含两个锥形部分以最小化模场失配，其形状根据芯片接口位置调整，以补偿安装公差。双光子光刻技术的原理是使用高功率的激光脉冲照射光敏材料（通常是光刻胶），在焦点处的光强度极高，足以引发材料的光聚合反应，而焦点之外的区域则保持未曝光状态。通过精确控制激光束在材料内部的位置和路径，可以逐点地构建出三维结构。"原位"（in situ）这个词在这里指的是在最终使用位置直接制造结构，而不是在别处制造后再转移到目标位置。光刻胶材料和器件：PWB是使用市售的负性光刻胶IP-Dip制成，该光刻胶在780nm处的未曝光折射率为1.52。MCM由HCSELs构成，这些激光器结合了InGaAsP DFB激光器和45°偏转镜，将光偏转至垂直于芯片表面的方向，如图2b所示。HCSEL的模态强度分布通过远场测量得到，偏转镜则是通过化学辅助离子束蚀刻制造的。PWB由波导部分组成，通过锥度与HCSEL和SiP芯片相连(图2a），其中HCSEL侧的锥度taper将激光模式转换为PWB的基本模式。SiP电路接口处通过锥形Si纳米线实现低损耗耦合，这些纳米线嵌入聚合物PWB锥度中。Si纳米线在CMOS试验线上制造，具有特定的折射率和尺寸，聚合物PWB锥度从矩形横截面开始，逐渐变细至最终尺寸，且PWB的WG部分具有最小的曲率半径。
图2 多芯片组装，展示了InP激光器和SiP芯片之间的PWB光子引线键合制造：制造PWB涉及多个步骤。首先，组件被安装在公共载体上，然后负性光刻胶覆盖HCSEL发射窗口和硅纳米线耦合区。通过3D光刻系统检测耦合界面位置，并定义PWB轨迹和形状，之后通过双光子聚合制造结构[2]。使用的光刻激光器波长为780nm，脉冲宽度小于100fs，重复频率80MHz。目前曝光单个PWB需约3分钟，使用折射率匹配液体模拟PWB包层，该液体可被长期材料替代。PWB显示出良好的抗机械冲击和振动稳定性，但对宏观结构碰撞敏感，可通过嵌入氟化聚合物包层解决。未来研究将进一步探索冲击测试和稳定性。
为了证明光子引线键合方法的可行性，该工作也制造了一种混合 MCM，它将无源 SiP WG 与具有不同波长的 DFB 激光器阵列相结合。组件的SEM显微照片如图3所示。
该工作通过使用测角辐射计（型号LD 8900，由Ophir Spiricon Europe GmbH生产）测量了高对比度边发射激光器（HCSEL）的实际发射角，并发现在空气中测量时，发射角大约为83°，且有±1°的误差范围。考虑到PWB的聚合物锥度具有不同的折射率（nPWB=1.52），根据斯涅尔定律，发射角会相应变化到大约85°，因此需要对聚合物锥度的轴进行调整以优化耦合效率。
![]()
图3 将无源SiP工作组与InP DFB激光阵列相结合的混合MCM同时，该工作也通过测量每个高对比度边发射激光器（HCSEL）在光子线键合前后的输出功率，确定了每个光子线键合（PWB）的插入损耗（IL），如图4所示。实验结果显示，损耗低至0.4 dB，这与数值模拟结果非常接近。该工作通过测量激光器的发射光谱和线宽，确认了光子线键合过程并未对激光器的发射性能造成不利影响。即使在光子线键合后，激光器仍然保持单纵模发射，并且线宽没有显著增加，如图4c。为了对实验结果进行基准测试和支持，该工作还使用市售的数值求解器（CST Microwave Studio）对完整的PWB结构进行了模拟，包括向硅纳米线的过渡。我们考虑一个具有全平面轨迹的PWB的简单情况，如图5所示。、一般来说，HCSEL芯片相对于SiP芯片的位置会受到机械公差的影响，例如，可能导致横向偏移。在这种情况下，HCSEL发射光束和Si纳米线WG的轴不在同一平面上，即PWB轨迹是非平面的。图5a显示了在193 THz频率下从模拟中获得的归一化强度分布。主要损耗源于PWB向Si纳米线的转变，由从Si纳米线传播的辐射场模式表示。与此相反，PWB WG部分的弯曲不会造成太大损失。在整个频率范围内，从端口1到端口2的模拟IL约为0.3 dB 。模拟损耗略小于测量的损耗，测量损耗范围从 (0.4±0.3) dB到 (1.3±0.4) dB。总的来说，该工作展示了实现光子线键合技术能够实现铟磷（InP）光源与硅光子芯片之间的高度灵活的低损耗耦合的光子引线键合技术（PWB），同时保持混合集成方法的所有性能和灵活性优势。"Hybrid integration of silicon photonics circuits and InP lasers by photonic wire bonding"该工作代表了将光子引线键合推进到混合光子多芯片组件的通用集成平台的关键一步，该平台将已知良好的不同材料的芯片组合到高性能混合多芯片模块中。为实现高度可扩展的自动化大规模生产提供了有利参考。
[1]Muhammad Rodlin Billah, Matthias Blaicher, Tobias Hoose, Philipp-Immanuel Dietrich, Pablo Marin-Palomo, Nicole Lindenmann, Aleksandar Nesic, Andreas Hofmann, Ute Troppenz, Martin Moehrle, Sebastian Randel, Wolfgang Freude, and Christian Koos, "Hybrid integration of silicon photonics circuits and InP lasers by photonic wire bonding," Optica 5, 876-883 (2018)
[2]N. Lindenmann, S. Dottermusch, M. L. Goedecke, T. Hoose, M. R. Billah, T. P. Onanuga, A. Hofmann, W. Freude, and C. Koos, “Connecting silicon photonic circuits to multicore fibers by photonic wire bonding,” J. Lightwave Technol. 33, 755–760 (2015).
[3]N. Lindenmann, G. Balthasar, D. Hillerkuss, R. Schmogrow, M. Jordan, J. Leuthold, W. Freude, and C. Koos, “Photonic wire bonding: a novel concept for chip-scale interconnects,” Opt. Express 20, 17667–17677 (2012).
