如果芯片在嘈杂系统中使用，则应将外部RC电路连接到RESET引脚。电阻值应为4.7kΩ至10kΩ；电容值应为0.1μF至4.7μF。
为提高在嘈杂环境中的瞬态抗噪能力，请在正常运行时将RESET引脚配置为GPIO输出。
如果没有JTAG转换器，则应在JTAG端口的TMS引脚上添加2.2kΩ的外部上拉电阻，以使芯片处于正常工作模式（而非测试模式）。
为避免芯片内部压差，VDD和VDDA之间的电压差不应超过0.1V。
从电路板电源到芯片上的每个VDD引脚，以及从电路板接地到每个VSS (GND) 引脚，都要提供低阻抗路径。
在VDD和VSS引脚上使用两个电容器：一个约10uF的钽电容器和一个陶瓷电容器。陶瓷电容器（0.01-0.1μF）应尽可能靠近封装的VDD引脚。建议在每对VDD/VSS（包括VDDA/VSSA）上各放置一个陶瓷电容器。陶瓷和钽电容器通常具有更好的容差。
连接到芯片的VDD和VSS (GND) 引脚的印刷电路走线应尽可能短。如果使用通孔，则确保电容器引线尽可能短。
为了稳定芯片正常运行所需的核心稳压器输出，请在每个VCAP引脚和VSS之间连接一个2.2μF或更大的旁路电容器。建议使用陶瓷和钽电容器。
对于高频信号，应尽量缩短PCB走线长度。
计算VDD的电容负载时，要考虑VDD上的所有芯片负载以及PCB走线产生的寄生电容。这对于具有较高电容负载的系统至关重要，因为较高电容负载可能会在VDD和VSS电路中产生较高的瞬态电流。
特别注意尽量降低VREF、VDDA和VSSA引脚上的噪声水平。
为了消除PCB走线阻抗效应，每个ADC输入都应该有一个RC滤波器（最小值为33pF和10Ω RC）。
对VDD和VDDA使用单独的电源平面，VSS和VSSA使用单独的接地平面。将电源平面（模拟和数字）和接地平面尽可能靠近辅助电源输出电容器。如果模拟电路和数字电路由同一电源供电，则在VDD和VDDA之间连接一个小型电感器或铁氧体磁珠。将电路板上的数字地线和模拟地线短接至牢固的接地连接（最好是接地平面）。如果无法使用接地平面，则使用宽短路连接进行接地回路布线，以实现最低接地阻抗。
用接地平面分隔模拟元器件和噪声较大的数字元器件。请勿将模拟信号线与数字信号线平行放置。要将模拟信号走线与数字走线隔离，请在模拟信号走线周围放置模拟接地走线。
为了确保芯片可靠运行，请将所有未使用的引脚连接到适当的电压电平，或者将未使用的引脚配置为具有逻辑零输出的数字输出引脚，并将这些数字输出引脚直接接地。 复位后但在I/O引脚初始化之前，所有I/O引脚均处于三态。 要使任何GPIO引脚处于三态而不将该引脚切换到输入模式，请对该引脚使用开漏模式。这种功能对键盘接口非常有用。
如果必须同时转换一对模拟通道，则必须将这些模拟通道连接到不同的ADC模块（ADCA和ADCB）。
差分输入应一起布线或与屏蔽接地并行布线。
每个ADC输入都有一个内部钳位电路（56F8006/2芯片除外），但所需的注入电流应小于3mA。为此，请使用带有合适限流电阻的输入RC低通滤波器。
如果注入到ADC引脚的电流超过3mA，或者模拟电压可能超出VDD和地之间的电压（例如，在短路或过载时，电流检测模拟电压可能飙升到更高值），则应使用保护二极管将模拟输入连接到地和VDD。
将晶体振荡器及其负载电容器尽可能靠近DSC芯片的XTAL和EXTAL引脚放置。
为了获得更好的时钟性能，请在晶体振荡器电路周围铺设接地线，但不要形成接地“孤岛”。
连接晶体振荡器电路（及其负载电容器）和DSC芯片引脚的走线应直而短，不使用过孔（最佳情况）或使用最少的过孔（如有必要）。
负载电容器的接地应使用走线直接连接到DSC芯片的VSS引脚，而不是连接到附近的接地平面。
