高速电路板设计指南:一文弄明白元件布局 、走线控制以及串行信号布线要点

文摘   2024-10-18 11:51   四川  


长按识别

预约线上参会

长按识别
预约线下相聚

七大热门技术和产业主题演讲,多款新品详解首次亮相大湾区,早鸟大礼&餐券&抽奖福利多多

******************

高速设计带来的最大的挑战是要尽量减少串扰,保证信号在传输过程的良好完整性,同时也尽量减少电路板上噪声的影响。因为单端信号和低压差分信号(LVDS)是高速接口信号的典型类型,所以必须保证这两种信号的传输。 
大多数情况,避免发生此类问题的建议就是遵循设计准则,但设计人员在设计过程中必须权衡各项设计准则。设计人员决定对性能,可靠性以及设计成本会产生影响的各项参数。 
因为设计人员在设计时需要考虑和谨记以上问题,所以在设计过程中要特别注意下面的关键环节。 
  1. 高速电路板层选择 

  2. 信号发送与接收元器件布局。 

  3. 走线时阻抗控制。 

  4. 高速串行信号布线。 

  5. 传输线的终止处修正。 

  6. 信号通道间串扰的最小化。 

  7. 电路板电平过滤和去耦。 


高速电路板层叠结构设计 
 在一开始设计电路板时,就必须正确选择高速电路板的层级结构,因为不同层级结构的选择可以对走线路径和阻抗控制产生影响。走线时的阻抗控制是高速设计的主要参数之一。 
必须考虑到以下状况: 
  • 在保持阻抗连续性的情况下,如何保证高速线上具有固定的GND参考电压; 

  • 信号线必须都有最小间距到参考平面层; 

  • 使电源域层容抗尽可能大; 

  • 如何减少过孔或高速信号的换层。 


因为在信号频率高达200MHz时,离散电路板去耦电容才能有效发挥作用,所以在可能情况时,应使用平面层去耦。 
采用叠层设计结构,这样一来,就可以搭建一个电源平面层电容,其具有在高频时去耦作用,在频率达到200MHz以上时,发挥作用。 
以下是4层和6层电路板的叠层结构设计示例。
图1.4层和6层电路板叠层结构设计示例 
元件布局 
  • 先摆放采用高速信号连接的MCU和连接器,确保它们之间走线路径是最短距离 

  • 不要在连接器和MCU间摆放其它元件 

  • 把可能引起噪声的噪声源远离高速信号。 

  • 把与电路板外的其他器件进行通信的元件摆放在电路板边沿。 


表1. “输出,电源,输入和I/O”引脚不使用时的注意事项 
走线时阻抗控制设计 
 保证高速信号传输的关键问题之一是走线设计。走线阻抗设计为50欧,LVDS信号的差分阻抗为100欧。 
 有两种传输线可用于走线设计: 
  • 微带线 

  • 带状线 


根据所选择的层级设计方案,计算微带线或带状传输线的特性阻抗,得到的走线阻抗为50欧。 
微带 
图2.微带传输线 
公式:
带状线 
图3.带状传输线
公式: 
公式中关键值: 
    • 针对微带线计算时=对地高度 
    • 针对带状线计算时=地间的距离 
  • w =走线宽度 
  • t =线粗度 
  • εr =基板相对介电常数(所有距离单位为英寸) 

传输线参数 
使用传输线参数计算走线阻抗。参数由PCB生产商提供。
图4.使用传输线参数计算阻抗 
为确定是否需要把走线考虑为阻抗可控的走线(临界长度),应遵循下面的规则以及计算公式——
如果走线比信号上升过程中经过距离的1/4还要长,应控制阻抗。 
简单计算(针对FR4材料和500ps上升时间): 
传导速度:
上升时间距离: 
临界长度: 
从抑制电磁干扰(EMI)角度考虑,建议使用带状线,因为它们是放置在内层的,走线不会给电路板外部造成辐射。
但是带状线要求层变,这会导致阻抗的不连续性,从而产生反射。由于存在不同的参考层面,很难满足50欧走线
阻抗和100欧差分阻抗的要求。 
差分阻抗根据下面的值来定义: 
  • 线间的距离 

  • 至参考平面距离 


为了准确地计算走线和差分阻抗,可以利用2D场解算器或是布局设计工具的信号完整性功能。市场上大多数工具都提供此类功能。这样,设计走线的路线时就不需要担心阻抗计算,因为工具可以帮助计算并且调整相应参数,从而始终确保走线是阻抗可控。 
设计和连接走线时,遵循下面的规则: 
  • 使用尽量宽的走线。 

  • 建议使用微带线,由于差分信号会抵消大部分辅射。 

  • 仍存在辅射问题的话,也可使用带状线。 

  • 走线宽度/间距比小于0.8,以减少对走线阻抗的影响。 

  • PCB制造商应确保50欧走线和100欧 差分阻抗在±10%容差内。 


走线宽度预估 
在设计初期,使用下面的框图估计走线宽度,最后再计算阻抗。 
图5. 随层的厚度变化的走线阻抗 
图6.随走线宽度变化的走线阻抗 
图7.随走线分离而变化的差分阻抗 
高速串行信号布线 
  • 首先,高速信号应优先布线,达到符合阻抗连续性要求的指标,跨越距离短并采用优化的通道设计 

     不要在分离层上放置走线。走线不应有中断地,在整个长度上具有固态参考GND平面,以避免阻抗不连续和反射。 

  • 请记住,返回电流路径应接近信号线。电流回路尽可能地小。 

  • 走线要尽可能地短。 

  • 把走线布置为直的。差分线要求点对点连接,不使用菊花链路线。如果需要使用,不要在菊花链连接使用短截线。 

  • 如果是不可避免的,不要使用90度弯度代替45度 

  • 不要变层,避免走线上的过孔 

  • 如果一定会有层变,使用GND参考 

  • 如果层变不可避免,把GND过孔放置在接近信号线的位置(差分过孔– GSSG) 

图8.差分过孔 
  • 所有差分走线在长度上必须匹配。 

    • 不同的差分走线长度会导致差分线间的斜交。斜交会对共模产生影响,并增加电压抖动。 

    • 对Gb/s接口而言,差分走线的长度差异应小于1mm 

  • 把不同层的单端走线布成差分线,或是相互间保持在4根走线宽度的最短距离,以减少串扰。 

  • 避免走线阻抗的不连续性。 

    • -参考于GND平面的交流耦合电容SMT焊盘会有不同于所要求的50欧的阻抗值,欧。这种情况下,可把焊盘下的GND层移掉,但是必须保证根据阻抗结果值对场解算器进行分析。 


长按识别

预约线上参会

长按识别
预约线下相聚

由E维智库主办的第12届中国硬科技产业链创新趋势峰会暨百家媒体论坛

正式开放线上/线下报名

电子设计实战派
以国际及国内一线硬科技原厂资源,聚焦最硬核的硬科技进阶资讯,解决硬科技落地技术难题,赢在“电子设计实战派”。
 最新文章