与GPT4o技术对话，与业内同行交流，欢迎关注AI机器人，入群👆👆👆************************************在 一文弄懂HiFi级音频放大电路信号的几大规格 中，我们介绍过音响系统主要由听觉系统、硬件系统、软件系统和听音环境组成。本文我们重点说说硬件部分的设计。
数模转换器（DAC）是模拟音频信号链的源头，同时也是该信号链中的性能瓶颈，因为世界上最好的DAC的THD+N性能10+dB比最好的放大器要差。DAC包含模拟和数字功能模块，并需要超低噪声时钟、电源和精心设计的PCB布局，以实现低于-110分贝的THD+N性能。以德州仪器（TI）口碑的PCM1794A音频DAC为例，设计师通过遵循设计指南，可以实现129dB的动态范围和−116dB的THD+N。通常，超高性能音频DAC是差分电流输出，因此需要一个阻抗变换放大器来将电流转换为电压。 放大器将具有超低噪声和失真，以实现卓越的系统信噪比、THD+N和动态范围。放大器应具有高摆率以实现卓越的系统瞬态响应，高带宽以实现平坦的系统频率响应，以及便携式、系统低静态电流以实现低系统功耗。有时为了获得高输出电压摆幅，从而获得高系统信噪比，需要支持高电源。低输出驱动能力是可以接受的，因为其负载是第二级驱动放大器。OPA1612是这个应用的不错选择。
为了获得最佳的信噪比，根据仿真，这个一级放大器的输出电压应该最大化，因此I/V阻抗变换放大器的输出电压摆幅应尽可能高，这样DAC的中心电流输出也将是第一级放大器的中心输出电压，这也使得第二级驱动放大器的中心输入电压0V。
本文提供了两个设计示例以满足不同的需求。一个示例使用 ± 5-V 电源为 I/V 放大器供电，以获得性能和成本平衡的系统；另一个示例使用 ±10−V 电源以获得最低噪声系统。每一个示例都展示了如何设计一个合适的高保真电路。由于左右通道完全相同，因此仅分析其中一个通道，如图 1 和图 2 所示。DAC PCM1794A 的输出电流摆幅为±3.9mA，中心电流为6.2mA。OPA1612 最佳的输出线性范围为[(V−)+0.6V,(V+)−0.6V]，共模电压范围为[(V−)+2,(V+)−2]。OPA1612 的输出电压摆幅Vswing 为 4.4-V 峰对峰值，因此反馈电阻R1=4.4/3.9mA=1128Ω。因此，OPA1612 在正输入引脚的偏置电压Vbias 将为6.2mA×1128=6.99V，这超出了 OPA1612 的共模范围[−3V,3V]。由于电压超出了范围，因此不适合，所以Vbias 必须通过减小反馈电阻 R1 减少到小于3V。这种减少还将Vswing 减少到其最大允许值 4.4 - Vbias，其中 Vbias=6.2mA×R1，并且Vswing=3.9mA×R1。因为R1=4.4V/(6.2+3.9)mA=436Ω，实际电路中通常会使用一个较小的432Ω。这种配置产生Vswing =1.685V，并且V¯bias =2.678V。反馈电容器 C1 在传递函数中形成了一个极点，如方程 1 所示。电容器必须足够大以保持稳定性，但又不至于在音频频率引入过多的相移和幅值衰减。使用1.2−ηF电容器，fp=308kHz在 20kHz的相移是7∘，幅值衰减是0.03dB；这是一个非常好、平衡的解决方案。图 2是±10-V 电源应用原理图。OPA1612 的最佳输出线性范围是[−9.4V,9.4V]，共模电压范围是[−8V,8V]，因此在这样的情况假设：OPA1612Vswing 的输出电压摆幅为 9.4-V 峰对峰，所以反馈电阻 R1 = 9.4 /3.9mA=2410Ω。OPA1612Vbias 在正输入引脚的偏置电压应为6.2mA×2410=14.9V，这超出了 OPA1612[−8V,8V]的共模范围，因此不适用。Vbias 必须通过减小反馈电阻R1减少到小于8V，这也将Vswing 减小到其最大允许值9.4−Vbias.Vbias=6.2mA×R1和Vswing=3.9mA×R1，所以R1=9.4V/(6.2+3.9)mA=931Ω，这是一个一般值。这种配置产生Vswing =3.630V和Vbias =5.772 V。反馈电容器 C1 在传递函数中在方程 1 形成一个极点。电容器必须足够大以保持稳定性，但又不至于在音频频率引入过多的相移和幅值衰减。使用620−pF电容，fp=276kHz的相移在20kHz时为8∘，幅值衰减为0.02dB；这是一个非常好的平衡解决方案。电路I+和I−是相同的，所以R2=R1和C2=C1。差分放大器的目的是将差分信号转换为单端输出电压信号，并提供足够的增益和电流来驱动耳机。像I/V转换阻抗放大器一样，这个第二级放大器应该是超低噪声和失真，以实现优秀的系统信噪比(SNR)、总谐波失真加噪声(THD+N)和动态范围，高 slew rate 以实现优秀的系统瞬态响应，高带宽以实现平坦的系统频率响应，以及低静态电流以实现低功耗。差分放大器外部电路中电阻的值由DAC的输出电流摆幅、第一级放大器的增益以及耳机输出所需的最大输出电压确定。第一级和第二级放大器之间的一个重要区别是，所选的第二级放大器必须能够向耳机提供必要的电流，并在具有高达400pF电容的典型耳机负载下保持稳定。以下是反馈电阻和电容的详细计算示例。为了使32欧姆耳机达到100毫瓦均方根输出功率，需要1.789伏均方根或2.529伏峰-峰值输出电压。因此，第二级差分放大器的增益是输出电压（单端）除以输入电压（差分）=R3/R5。R3和R5的值不能太小，因为它们会负载跨阻抗放大器，它们也不能太大，因为会产生热噪声。对于±5−V的R3/R5=2.529/(1.685×2)=0.75示例，计算出的平衡值R5=499Ω、R3=374Ω和C3=1.2ηF是合理的。选择电容器211kHz，模拟系统的截止频率是1.010μVrms。如图3所示，由放大器和电阻产生的总噪声在20Hz到20,000Hz之间为1.010μVrms。计算出的信噪比是20log(1.789×1,000,000/1.01)=125dB。对于±10−V的R3/R5=2.529/(3.63×2)=0.348示例，计算出的平衡值R5=499、Ω和R3=174Ω是合理的。选择电容器C3=3.3ηF，模拟系统的截止频率是273kHz。如图4所示，由放大器和电阻产生的总噪声在0.69μVrms到20Hz之间为20,000Hz。计算出的信噪比是20log(2.529×1,000,000/0.69)=128dB。图5是实际的谐波测试结果。总谐波失真主要由二次谐波主导，其值为−119dB。图 4. 输出总噪声（±10−V电源）
图 5. 5-mW、1-kHz 音频信号输入 32-Ω 耳机的 FFT对于32欧姆耳机和100毫瓦均方根输出功率所需的最大输出电流是2.529除以32=79mA，这在OPA1622的最佳线性范围内，因此OPA1622满足这一要求。电压输出DAC需要较少的外部电路；因此，在成本、功耗和解决方案尺寸上有优势。然而，电压输出DAC的性能略低于电流输出配置。差分输出可以在单个低电压电源上提供双倍的输出信号电平，并且还可以通过外部电路消除两个输出共有的偶次谐波。电压输出音频DAC的简化表示如图 6 所示。两个交流电压源(VAC)通过它们各自的输出阻抗(ROUT)将输出信号传递到互补输出。两个输出信号都具有直流分量，由直流电压源VDC表示。连接到音频DAC输出的耳机放大器电路必须将差分输出转换为单端信号，并且能够在耳机中产生足够幅度的信号以达到合理的听音水平。HiFi DAC需要超低噪声电压参考和电源；<3 µV 均方根噪声（20 Hz 至 20,000 Hz）和高 PSRR 和 CMRR（> 80 dBc 在 20 至 20,000 Hz）对系统来说是理想的。推荐使用超低噪声LDO来驱动DAC和放大器。德州仪器的LDO TPS7A4701是一个很好的选择，当输出为5V时，其输出均方根噪声仅为2.47μV对于 20 至20kHz。满足这些极端要求的LDO并不多，而且它们不具备成本效益。使用低噪声放大器来生成一个干净的电源是一个好主意。图7是使用OPA1688实现此功能的详细原理图和仿真结果。该电路的输出噪声在20赫兹到20,000赫兹之间仅为0.966微伏均方根。为了获得音频电路的最佳运行性能，需要良好的PCB布局实践，包括：在每个电源引脚和地之间连接低ESR陶瓷旁路电容器，尽可能靠近设备放置。旁路电容器通过提供靠近模拟电路的低阻抗电源来减少耦合噪声。
将地引脚连接到低阻抗、低噪声的系统参考点。
将外部组件尽可能放置在设备附近。将反馈电阻靠近反相输入，以最小化寄生电容和反馈环路的面积。
使输入走线尽可能短。始终记住，输入走线是电路中最敏感的部分。
为了使放大器正常工作，将封装热垫连接到最负的供电电压（V-）。
差分走线应作为差分信号对进行布线，以抑制共模噪声。
图8是放大器的典型布局示例。
《电机驱动器电路板布局的最佳实践》完整PDF文档已分享，欢迎入群获取
