【知识共享】雷达波束成形和数字处理

微信公众号：EW Frontier
关注可了解更多的雷达、通信、人工智能相关代码。问题或建议，请公众号留言;
如果你觉得EW Frontier对你有帮助，欢迎加入我的知识星球或面包多，更多代码等你来学
知识星球：https://wx.zsxq.com/dweb2/index/group/15552518881412
面包多：https://mbd.pub/o/author-a2mYl2tsbA==/work

QQ交流群：729981694

如有侵权请联系删除~

主要内容

现代雷达几乎以数字方式执行所需的全部信号处理。最常用的数字信号处理技术是快速傅里叶变换 （FFT）。在雷达数据路径中，该算法用于波束成形、脉冲压缩和多普勒处理等领域。首先，下面对 FFT 进行了简要介绍。

快速傅里叶变换

FFT 技术只是离散傅里叶变换 （DFT） 的高度优化实现。FFT 和 DFT 产生相同的结果，但与 DFT 相比，FFT 需要的计算工作量很小。

离散傅里叶变换

DFT 是对采样数据（信号）的输入序列的转换，生成该采样数据序列的频率内容或频谱表示。这将给出信号在频域中的表示。

逆离散傅里叶变换

还有逆离散傅里叶变换 （IDFT） 和逆快速傅里叶变换 （IFFT）。同样，IFFT 只是 IDFT 的优化形式。它们都根据频域信息计算信号的时域表示。使用这些变换，可以在时域信号和频域频谱表示之间来回切换。

DFT 在长度为 N 的复杂输入数据序列 “x_i ” 上执行。要使用计算效率更高的 FFT， N 的长度必须为 2ⁿ ，其中 n 是任何正整数。小于此值的长度可以扩展到下一个 2ⁿ 长度。复数输出序列 “X_k ” 的长度也是 2ⁿ 。DFT 将采样的时域信号 （x_i ） 转换为采样频域 （X_k ） 的频谱表示。因此，它不是连续计算从 –π 到 π 的采样频率 ω，而是在 2π 的间隔内在 N 个等距点处计算。索引 i 和 k 都将从 0 到 N -1 运行。

DFT 和 IDFT 变换方程

DFT 和 IDFT 方程都是 N 个复指数的总和。如下所示，这些方程似乎非常相似：

直观地说，DFT 的作用是将输入数据样本与 N 个等距频率信号相关联。频域表示 X_k 只是这些相关性中的每一个在幅度和相位上的权重。如果 input 信号不存在任何特定频率，则生成的相关性将为零，并且该频率的 Xk 值为零。因此，X_k 的值给出了信号中每个频率分量的幅度和相位。

DFT 与 IDFT

DFT 和 IDFT 方程的唯一区别是 DFT 方程上指数的负号和 IDFT 方程上 1/N 的因数。请注意，DFT 方程使用每一个时域样本来计算每个频域样本。IDFT 方程要求使用每一个频域样本来计算每个时域样本。

因此，要计算任一变换的单个样本，需要 N 个复数乘法和加法。要计算整个变换，需要计算 N 个样本，总共 N ² 次乘法和加法。FFT 的计算效率要高得多，如表 1 所示。例如，使用 1024 点序列，只需 DFT 所需工作量的 1% 即可计算 FFT。

同样，X_k 的值表示每个频率点的信号能量，在采样频谱中等距分布。由于 是一个复数，因此它同时提供每个频率分量的幅度和相位。频谱中的这些点通常称为频箱。随着 N 变大，频谱被分成更多的 bin，频率间隔更近，提供更精细的频率区分。

数字波束成形

什么是波束成形？波束成形是一种数字技术，可将雷达发射器和接收器聚焦在特定方向上。左右方向通常称为方位角，上下方向称为高程。波束成形可用于将雷达聚焦在方位角和仰角上。

早期的机载雷达以及许多地面和海军雷达使用更熟悉的抛物面型天线，如图 1 所示。抛物线形状将接收和发射能量集中在天线的方向上。天线可以旋转以向各个方向搜索，或瞄准感兴趣的方位角和仰角。

有源电子扫描阵列 （AESA）

为了在感兴趣的区域进行搜索，必须对天线进行机械瞄准或旋转，以将其波束转向所需的方向。在许多军事应用中，此功能通常使用有源电子扫描阵列 （AESA） 以电子方式执行，AESA 是一种电子可控天线。这允许非常快速地控制雷达波束，这对于军用机载雷达特别有用。这种技术被称为“波束成形”，它指的是主天线瓣或波束的电子转向。

AESA 由许多小天线或单个元件构成。每个天线元件都有一个发射模块和一个接收模块。因此，每个元件都可以单独改变接收和发射信号的相位和幅度。这些变化，特别是相位的变化，为天线波束在方位角和仰角上提供了可操纵的方向性。只有当接收信号在所有天线元件上同相到达时，才会接收到最大信号。这提供了将天线的主瓣“瞄准”到所需方向的能力。该过程是倒易的，这意味着接收和发射将存在相同的天线瓣模式（假设接收和发射的频率相同）。

每个天线元件都必须具有延迟或相位调整，以便在此调整之后，所有元件都将具有信号的公共相位。如果角度 θ = 0，则所有元件将同时接收信号，无需调整相位。在非零角度下，每个元件都有一个延迟，以提供跨天线阵列的波前对齐，如图 2 所示。一旦每个天线元件输入通过公共时钟和本振下变频到基带，每个天线输入都会延迟正确的量，以便从给定方向到达的波前对齐。这个延迟可以通过相位旋转或乘以 W_i = e^jθ i 来实现。为了更好地控制旁瓣，也可以使用 W_i = a_i ·e^jθ i.通过自适应地改变每个天线输入的 W_i，可以完成波束成形。

传输方向的工作方式相同。优点是转向非常快，可以快速搜索和跟踪物体。可以消除机械运动和电机。使用一种称为“lobing”的技术;雷达波束可以在目标的任一侧快速转向。通过记录回报较强的位置，可以更准确地跟踪目标走势。

FFT 波束成形

数字波束成形也可以用于其他功能。在某些系统中，需要同时接收和传输不同方向的单独信号。这可以通过使用 FFT 算法来实现。通常，FFT 用于获取时域信号并将其分离为不同的频率分量。在这种情况下，FFT 会将输入信号分离成不同的空间分量或到达角分量。FFT 将输入信号分类到对应于不同到达角的 bin 中，如图 3 所示。同样，在发射方向上，馈入每个 FFT bin 输入的信号将沿特定方向传输，对应于特定的天线瓣。如果 FFT bin 的输入为零，则不会在该方向上传输能量;传输波瓣将 “missing” 。

波束成形的 FFT 方法在计算上非常高效，允许同时接收和传输多个定向信号。这在多模式雷达中可能是一项非常有用的功能，因为多模式雷达必须同时跟踪多个目标。然而，N 天线波束的间距和方向是固定的，并且在方向上等距，与天线阵列的距离超过 180 度。为了与 FFT 的特性保持一致，任何给定天线波束的峰值正好位于所有相邻天线波束的旁瓣零点上。这个特征被称为正交性。

脉冲压缩

接收处理的下一步通常是脉冲压缩和多普勒处理。脉冲压缩是简单地根据发射的脉冲形状对接收信号进行匹配滤波或滤波。当接收信号与发射信号完全匹配时，这种类型的滤波会给出最大响应，这表明它确实是发射脉冲的反射和延迟版本（也称为自相关）。脉冲压缩和多普勒处理的顺序可以互换，但这里假设脉冲压缩先发生，多普勒处理后发生。

在图 4 中，脉冲压缩被描述为对每个 PRF 间隔的接收样本执行的 FIR 滤波器。例如，假设雷达以 100 MHz 的 PRF 采样。对于每个 PRF，每个垂直箱中接收到 10,000 个复杂样品。然后，每个样本箱都通过匹配的过滤器。当接收到发射脉冲的反射时，这些反射将导致匹配滤波器的输出出现响应。

发射脉冲通常采用伪随机序列，可能使用相位或频率变化进行调制。伪随机或 PN 序列被设计为具有很强的自相关特性。这意味着匹配的滤波器只有在接收脉冲精确匹配时才会产生输出，这允许以同样精确的方式确定接收脉冲的到达时间。与 PN 序列相关或匹配也往往会为除发射脉冲以外的任何其他信号或噪声产生非常低的输出。不同的雷达应用和模式需要不同的发射波形，这本身就是一个相当大的主题。

匹配滤波器 FIR 功能可以在频域中实现。在这种情况下，接收信号频谱是通过对接收数据进行 FFT 处理来获得的。然后，发射脉冲的频谱被掩盖到接收信号的频率响应上。当两者匹配时，会出现最大的响应。然后使用 IFFT 将结果转换回时域，然后进行多普勒处理。这似乎是一个复杂的替代方案，但 FFT 算法非常高效，以至于这种方法的计算量比 FIR 滤波低。

多普勒处理

在本系列雷达基础知识的第 2 部分中，讨论了多普勒处理。在图 5 中，描绘了整个雷达数据阵列中的多普勒处理。数据列对应于每个 PRF 接收数据缓冲区的脉冲压缩滤波。

相干处理间隔 （CPI）

N 列数是相干处理间隔 （CPI） 中的传输脉冲数。回想一下，所有的雷达数据都很复杂，有幅度和相位。CPI 与阵列中数据之间的相位关系有关。随着时间的推移，时钟电路、射频和数字电路中使用的数据转换器和锁相环中会出现轻微的时钟漂移和抖动，从而导致样本之间的相对相移。对于机载或车载雷达，雷达的移动也会干扰相位关系。接收数据样本的运行时间越长，相对相位降级的可能性就越大。此外，任何雷达频率模式变化或 PRF 变化都可能导致相位不连续。CPI 是衡量这些相位差携带有用信息或相干的时间间隔的量度，因此可用于频域处理，例如多普勒处理。它通常延伸到多个 PRF 时间段。

请注意，从脉冲压缩处理接收到的样本输出将加载到每个 PRF 的列中。多普勒处理跨行或跨 N 个 PRF 进行。必须在数据可以被视为连贯或在 CPI 内的时间间隔内收集数据。

这种数据流在雷达术语中被称为“转弯”，因为数据垂直进入，水平流出或转弯。此处理要求在执行任何 Doppler 处理之前，所有数据都存在于数组中。数据量可能相当大，对于高性能雷达处理，需要以非常低的延迟进行访问。这要么需要非常高的片上内存资源，要么需要非常低延迟、快速随机访问的外部内存阵列以及高性能的内存访问控制器。由于数据分列读，读和写访问不能同时是顺序的，难以满足传统缓存和 DDR 内存芯片的低延迟要求。

雷达处理要求可能相当高。接收器需要连续、实时地处理输入数据。幸运的是，其中大部分都可以使用并行处理结构来实现。波束成形就是一个例子。AESA 天线中可以有数百甚至数千个单独的接收/发射单元。天线可能在多个方向上跟踪目标，需要对每个方向进行单独处理。处理必须在两个维度上执行，即时间（脉冲压缩）和频率（多普勒）。此外，在本雷达基础知识系列的第 #4 部分中，如何在时空自适应处理 （STAP） 中添加额外的处理维度，即空间，这将导致数字信号处理要求的进一步急剧增加。

数值准确性问题

雷达系统的设计非常具有挑战性，部分原因是所涉及的信号的动态范围。回到雷达距离方程，接收器的信号电平与到目标的距离的四次方成正比。雷达接收器所需的灵敏度水平比任何无线通信系统都要严格得多。同时，雷达接收器必须应对由于杂波、干扰、干扰、近距离目标甚至发射器本身而可能产生的非常高的接收信号电平。

这需要高数字保真度的数字信号处理技术。为了在可能非常低的信号电平和高干扰水平下实现适当的系统性能，数字处理过程中引入的量化噪声电平必须远低于接收器本底噪声。并且较大的无用信号必须与非常小的有用接收信号同时表示。这意味着必须保持数据路径的高精度和高动态范围。

定点精度和动态范围由位宽定义。动态范围是位数的 6 倍。例如，16 位宽度提供 96 dB 的动态范围。这听起来可能很多，但信号必须具有保护位以确保没有溢出，并且小信号可以比干扰信号低 100 dB 或更高。为了进行合理的检测，所需信号在到达检测处理时需要比干扰和噪声高 30 dB 或更高。保持足够的 SNR 可能很困难。在处理的每个阶段之后，需要调整信号电平以保持在固定点位宽内。此外，考虑 FFT 算法。在时域和频域之间转换的过程中，所需的位宽会增加，对于 2ⁿ 大小的数据长度，通常为 n 位。

大多数以 16 位字长运行的处理器和数字信号处理器 （DSP） 不足以满足雷达处理的许多方面的需求。另一种选择是使用浮点处理器。使用单精度浮点时，24 位尾数（包括符号位）提供 144 dB。浮点指数（8 位）允许这个 144 dB 范围在每次操作时自动调整或“浮动”到信号电平，从而提供巨大的动态范围。然而，雷达系统中常见的浮点处理器，如 Analog Device 的 Tigersharc 或 Freescale 的 PowerPC，处理能力有限。较新的处理器体系结构提供更高级别的浮点处理能力，主要是通过使用多个内核。权衡是一个更困难的开发环境，需要复杂的数据流管理，并且要消除各种功能之间的数据依赖性，以便在多个处理器之间进行分区而不会停顿。在这些架构中，功耗也可能是一个挑战。

现场可编程门阵列

现场可编程门阵列 （FPGA） 提供了一种替代的数字信号处理平台。通常， FPGA 用于前端雷达处理，例如波束成形和脉冲压缩。对于高吞吐量， FPGA 的 parallel structure 比处理器具有巨大的优势。FPGA 行业在 10 多年前就实现了 18 位 DSP 结构的标准化。这是对大多数处理器架构提供的 16 位定点精度的改进。

FPGA 供应商 Xilinx 后来使用 DSP48E 架构（以其 48 位累加器命名）对 18×25 尺寸乘法器进行了标准化。这是为了更好地支持 FFT，如上所述，数据路径中发生位增长。twiddle 因子或系数保持在 18 位，而 18 位数据可以增长到 7 位，达到 25 位。FPGA 供应商 Altera 以 18×36 乘法器模式进行反击。最新的创新发生在 Altera 的 28nm Stratix V FPGA 上，它提供了一种新的精度可调 DSP 架构。此架构原生支持 18×18、18×36 和 27×27 精度乘法器，所有乘法器均具有 64 位累加器。它支持 FIR 滤波器、相关器、累加器和 FFT 的更高精度定点处理，还包括专为定点 FFT 设计的高效 18×25 复数乘法模式。18×25 复数模式可以只有三个乘法器，而不是通常需要的四个乘法器，通过利用内置的 pre-added 和 post adder。

FPGA 的另一项最新创新是高性能浮点支持，使 FPGA 并行硬件架构优势可用于需要浮点动态范围的应用，例如雷达处理。现在，Altera 使用精度可调 DSP 硬件架构和称为“Fused Datapath”的新浮点工具流程提供此功能。

表 2 显示了使用 Altera FFT Megacore IP（采用“融合数据路径”技术）构建的 14 个单精度复数浮点 FFT 的性能和资源使用情况，每个 FFT 为 1024 个点。这个例子演示了 FPGAs 现在可以在 high-density FPGAs中实现大型 floating point designs。此外，这是全浮点，而不是 “块” 浮点。Block floating point 对 FPGA的完整 input data set 和 output data set 使用公共指数，它缩放数据样本组，但不能提供高动态范围。这是因为非常小的数据值必须使用最大数据值的指数，这意味着它们无法正确表示。块浮点会导致许多与定点相同的数值问题。

结论

在本雷达基础知识系列的第 4 部分中，将研究空时自适应处理 （STAP） 雷达处理。这类算法提供了超越多普勒雷达处理的能力，但处理要求极高，并且对浮点的动态范围要求极高。

直到最近，由于这些极端的处理要求，只有最先进的计算机类型能够实现这种类型的算法。然而，现在 FPGAs 可以在所需的性能水平上提供复杂的浮点处理。如将要显示的，STAP 需要能够在不到一毫秒的时间内反转包含 100,000 个或更多元素的矩阵。

完