很多方法都可以表征高速数字通道，目标是验证说明通道合规性的特定信号完整性指标。S参数和阻抗等指标都很有用，但还有一项重要测量需要使用数字比特流进行评估：眼图。
作为通道合规性的一部分，眼图是一种有用的测量或仿真。该测量结果可显示许多能够同时影响信号行为的不同因素，最终确定通道中的错误和损耗。在本文中，将介绍一些可以从眼图中手动提取的基本测量结果，以及它们如何揭示一些改进通道设计的策略。
信号完整性分析中的眼图
什么是眼图？
眼图是用于鉴定数字系统中通道设计的基本测量方法之一。这涉及在时域采样轨迹中叠加比特流的上升沿和下降沿，例如使用示波器。信号完整性仿真器可以执行相同类型的信号电平叠加。通过叠加上升沿和下降沿，轻松可视化信号行为的方差水平。
可能导致误码率的方差是通过该测量结果确定的主要量。通过重叠信号轨迹，在时域测量结果的各个点进行统计。下图显示了示例眼图和从轨迹的低信号电平中获取的测量结果的直方图。根据该直方图，可以通过计算样本标准偏差和平均信号电平，将数据拟合为正态分布。生成的正态分布叠加在下面的数据上。
可以从眼图中了解什么
此图可帮助量化来自单次测量的大量信息。可以直接从眼图测量结果中提取以下信息：
定时抖动：查看开关期间的信号交叉点时，可以从眼图中直接看到上升/下降起始的变化。这将考虑差分对中的随机噪声和时序偏差。
信号电平差异：可以轻松查看信号电平是如何变化的。一般来说，这是定时抖动加上其他随机噪声的某种函数。信号电平也可能因阻抗不匹配而异。
平均上升/下降时间：这等于平均90%信号电平时间和平均10%信号电平时间之间的时间。它与系统中的通道响应和噪声有关。如果存在强烈的反射、噪声或ISI，则上升/下降时间可能不平稳，并且可能表现出停滞或强烈的变化。
平均符号持续时间：这是连续信号交叉中点之间的时间。
比特误码率（BER）：通过将逻辑阈值与眼图中接收到的比特进行比较，即可确定比特误码率。这个值取决于多个因素，但理想值可以小至10-12或更低。均衡和预加重等技术是降低BER值的两种方法。例如，动态反馈均衡（DFE）用于使用PAM-4的400G。
符号间干扰
由于信号完整性问题，连续信号相互干扰的情况就是符号间干扰。通过检查连续比特产生的符号间干扰，即可识别数字通道中的具体问题。在通道中找到的ISI是一项总结性指标，Jason Ellison在本文中提供了良好的概述以及与插入损耗偏差的比较。
这就提出了一个相反的问题：什么元素可以构成客观上理想的眼图？理想情况下，将获得零信号失真、零抖动、零脉冲扩展和零幅度噪声。换句话说，输出信号与输入信号完全匹配。正是因为能够看到这一点，眼图才成为信号完整性的基本组成部分！
如何阅读眼图
为高速通道生成的眼图说明了不同电平之间信号转换的统计数据以及每个逻辑电平的电压统计数据。这使您可以测量由于符号间干扰、串扰以及任何添加到通道的现象学噪声（驱动器I/O电源轨上的电平抖动）而导致的接收器上存在的噪声。不过，用于读取眼图的典型指标是其面具或眼图开度。
眼图开度表示眼图内部的区域。要了解眼图开度，我们可以查看以下224 Gbps PAM-4通道的示例。下面的仿真显示了芯片与其连接器模块之间约700密耳长通道的伪随机比特流的眼图；使用Simberian计算。当唯一存在的抖动来自完美端接负载下的反射，最高可达所需的56 GHz通道带宽时，我们可以看到，信号之间的间隔约为220 mV，眼图开度非常清晰。
我们可以清楚地看到，沿时间轴的眼图开度范围约为单位间隔（UI）的44%到57%。这表示仅由于传入脉冲干扰反射脉冲而在接收器处观测到的抖动量。仅由于脉冲的叠加，该通道中的抖动范围约为1.16 ps。
将随机抖动添加到通道后，随着时间轴和电压轴上的交叉点开始变化，我们会看到眼状图案变得有些模糊。以下结果显示了仅5%随机抖动（UI中的st段偏差）存在于被驱动到通道中的信号上升沿时的现象。这种抖动水平可能看起来很小，但考虑到约9 ps UI值和25% UI上升时间，这足以显著改变水平交叉点。结果是水平之间存在垂直距离，交叉点之间的水平距离减小。
眼图224 Gbps PAM-4抖动
其寓意是：抖动可被视为时域中的噪声源，它增加了电压域中的噪声水平，并且噪声水平的这种变化可在眼图中观测到。在另一篇文章中，我将研究随机抖动眼图开度之间的相互作用，以便我们可以看到通道中可以容忍的随机抖动的可接受限制。
测量并模拟眼图和BER
正如我之前提到的，眼图可通过已知S参数/传递函数以及已定义缓冲的通道模型进行仿真，也可以直接从存在所有寄生效应的PCB布局进行仿真。如果已知通道模型，则可通过卷积运算，从伪随机位序列仿真眼图（参见下方框图）。此过程可在Matlab或其他数学脚本程序中实现。
使用原型时，最终目标是确定合规性，并从测量结果中提取通道模型。通道模型对进一步的设计任务非常有用，例如添加连接器或过孔过渡。确定通道合规性还需要分析BER，这可能相当复杂，本文不展开介绍了。
来源：altium
扫码加入
硬件技术交流群
