有时我们对时序约束进行了一些调整，希望能够快速看到对应的时序报告，而又不希望重新布局布线。这时，我们可以打开布线后的 dcp，直接在 AMD Vivado™ Design Suite Tcl Console 里输入更新后的时序约束。如果调整后的约束在之前版本中已存在，那么 Vivado 会给出警告信息，显示这些约束会覆盖之前已有的约束；如果是新增约束，那么就会直接生效。例如，我们需要把时钟周期由 10ns 调整为 8ns，就可以进行如下图所示的操作：
例如我们在速度等级为-2的芯片上完成了布局布线，需要进一步评估在速度等级为-3的芯片上时序裕量会有多大的提升，或者观察一下在速度等级为-1的芯片上时序能否收敛。这时我们只需用 Vivado 打开布线后的 dcp，只是在打开 dcp 时选择芯片型号对应的速度等级为-3，其余封装保持不变，这需要借助Tcl命令 open_checkpoint 完成，如下图所示。在此基础上生成时序报告即可对比时序性能的变化。
如何查看当前设计 BITSTREAM 属性信息？
可以使用如下 Tcl 命令生成 BITSTREAM 属性信息，需要打开布线后的网表文件。第1列为属性名，第2列为属性值的类型，第3列为属性是否只读，第4列为属性值。
Vivado 2023.1 Pblock 大小不合规报错怎么处理呢？
在 Vivado 2023.1 中，如果 Pblock 大小不合规就会报错，如下图所示。这其实是合理的，Vivado 2023.1及之后的版本都会如此处理。而2022.2及之前版本则不会报错，那是因为工具会自动进行调整，但这种调整只是保证 Pblock 大小合法，并不能保证一定符合用户预期。正因此，2023.1版本开始就更为严格了。
