您是否正在为满足紧迫的 FPGA 设计期限而苦恼？
AMD Vitis™ Unified IDE 中的高级综合 (HLS) 可以显著加快您的开发过程。通过将 C++ 代码转换为高性能逻辑，HLS 可以快速实现复杂的算法。
在本次网络研讨会中，我们将深入探讨新的 AMD Vitis Unified HLS 流程，并探索过滤器和加密块的实际示例。了解如何利用内置分析工具 Code Analyzer 来优化您的 C++ 代码以获得最佳性能。AMD Vitis HLS 是您实现高效 FPGA 设计的门户。
时间：2024年9月10日 22:00（北京时间）
加入我们，学习针对 FPGA 结构编写 C++ 代码的基本 HLS 技术和最佳实践:
了解 Vitis HLS 如何将 C++ 转换为硬件设计
了解高性能算法需要考虑的关键因素
了解 Vitis HLS 代码分析器如何帮助分析您的 C++ 代码
欢迎您注册并参加我们的线上研讨会，与我们的专家直接交流。我们还将留出充足的问答时间，解答您在设计和实施方面的各类疑问。
本次研讨会针对全球用户，请您点击阅读原文或扫描下方二维码进行注册。
*如加载过慢,请使用浏览器打开进行注册
