0.前言
在芯片验证的过程中，很多时候更多的Debug手段能够为发现Bug和提高工作效率带来非常直接的收益。使用EDA工具提供的Schematic就是其中的一项。下面本文就基于本公众号的另外一篇文章APB|AHB|AXI_Bus_Matrix分享以及验证思路
中的方法生成的AXI4 Bus Matrix为例，并结合DVE、Verdi、Simvision以及Indago/Verisium_Debug为例来进行讲解，如何使用Schematic来Debug RTL设计。
Schematic是RTL设计的图形化的表示方法，用于展示电路或系统的结构和连接方式。通过查看schematic，可以了解电路中各个元件之间的连接方式、信号流向以及整体结构。这对对于我们研究RTL的设计架构很有帮助，同时也是后仿时Debug的一种重要手段。总的来说，查看schematic对于我们理清RTL电路的结构和连接方式，以及理解电路的功能以及工作原理和设计意图都非常有帮助。
1.本文的内容标题截图
2. 生成AXI4(4x8) Bus Matrix的设计代码
2.1进入gen_amba_ahb目录后，先运行make all产生gen_amba_ahb脚本
2.2通过./gen_amba_ahb -h查脚本的帮助信息
2.3根据帮助信息运行下面的脚本
2.4运行脚本后生成的rtl文件如下所示
3.gen_amba脚本以及《知识星球》的分享
关注微信公众号《芯片验证日记》，后台回复” gen_amba20240301”即可获得该脚本的百度网盘链接，如下图所示。
4.如何使用DVE查看Schematic
5.如何使用Verdi查看Schematic
7.如何使用Indago/VerisiumDebug查看Schematic
8.总结
具体的操作，无非就是点点鼠标，比较简单就不详细描述了。整个用下来感受是，就这个feature而言，C家的工具simvision和indago比S家的工具dve和verdi要要用一些。
最后，由于TX修改规则，为了不错过后续内容，欢迎加入QQ群，
另外，由于微信群已经超过200人，添加小编的微信，拉你进入WX学习群。
