EE架构大跃进：特斯拉、小鹏引领舱驾融合，从域控融合走向单SoC
汽车
2024-07-02 17:13
北京
智能汽车发展到今天，整车电气架构已经从分布式架构逐渐迈向中央集成式架构，传统的小控制器被集成到按功能划分的大域控里，下一个阶段将是跨域的融合，通过不同功能域的集成实现中央计算平台的最终目标。而智驾和座舱作为智能汽车中最重要的两个功能域，下一阶段的进化方向也将是跨融合，实现舱驾一体。现在主流的汽车EE架构中座舱域和智驾域由两个独立的ECU控制，分别负责车载娱乐功能和自动驾驶功能，两个ECU之间通过车载通信网络相连。
舱驾一体就是将两个域集成至一个计算单元中，打通硬件和软件的壁垒，从而实现更多新功能，提升整车的智能化水平，集中的硬件架构也能够降低成本。第一阶段是域控硬件的融合，也就是One Box/Two Board的方案。在这个方案中座舱域和智驾域的板子和接口相互独立，只是在硬件层面将两块PCB板集成在一个大的域控里，板子之间通过PCIE或者以太网通信。从架构角度来看和Two Box的方案没有太大区别，只是节省了一些线束和ECU的壳体成本，核心的座舱域和智驾域的功能需求和开发，仍相互独立。特斯拉在HW3.0上已经采用了One Box的方案，命名为FSD computer，整个域控由3块PCB板组成，座舱域由一块主板和一块GPU模块组成，两块板子之间通过ePCI连接，另一块板也就是我们熟悉的智驾域，集成了两块FSD芯片用于实现Autopilot的功能，智驾域和座舱域通过以太网连接。第二阶段是在一块PCB板上同时集成座舱和智驾芯片，实现One box / One board。这种设计能进一步减小域控的尺寸，同时提高座舱和SOC之间的通信效率，通过算力共享提升性能，但是对于硬件设计的能力有很高的要求。小鹏最新的XEEA 3.5架构中就采用了这样的设计，根据小鹏公布的信息，One board的方案能够降低40%的BOM成本，同时带来50%的性能提升。第三个阶段是One Chip方案，使用一颗SOC同时实现座舱和智驾的功能，这也是舱驾一体的最终形态。硬件层面上One Chip和One Board的方案相比，节省了一个SOC，使用的物料也更少，能够最大程度的节约成本，同时在软件层面上，座舱和智驾运行在统一的软件架构下，提升了开发效率并能带来更多创新的功能。最直接的影响是成本的下降，在双域控的架构中，硬件上需要两套单独的控制器壳体和散热系统，PCB上围绕两个SOC也有独立的电子元器件来支持各自功能的实现。舱驾融合后，座舱域和智驾域共用一套硬件，PCB板上的部分元器件也可以复用，还有控制器周边的线束以及连接器也会减少，因此整体的物料成本能够大幅降低。从研发角度来说，由于只需要开发一个控制器，硬件设计和验证所需要的资源也会降低。随着芯片的迭代升级，座舱SOC和智驾SOC的算力越来越高，但是在双域控的架构下，两个芯片之间的算力很难共享，一定程度上造成了算力的浪费。舱驾融合后，两个域之间从板间通信变成SOC间通信，通过高带宽的数据连接，实现不同场景下的算力共享。如果使用了One Chip方案，可以直接在芯片内部对算力进行动态分配，提升整体的计算性能。在两个独立域控的架构中，座舱和智驾之间的数据需要在各自的域控内部处理完之后，通过车载网络共享，在这个过程中数据质量可能会受损，由于传输链路较长，也造成一定的时延。两域融合后，数据之间的共享变得更加方便和高效，在此基础上可以实现更多创新的功能。例如智驾摄像头的视频流可以无损地传给座舱域，在实时的视频上叠加渲染，可以实现各种AR功能。现有的功能得益于舱驾一体的架构，在用户体验上也会得到提升，例如清晰度更高，时延更低的行车记录功能。虽然舱驾一体有很多好处，但是实际落地中却有很多困难。
虽然舱驾融合后只需要一块PCB板，但是所有的传感器都需要连接上这块板子上，同时考虑到尺寸的原因，板子上的元器件需要设计的更紧凑，这无疑增加了设计的难度。另一个是功耗的问题，很多主流的座舱域控或者智驾域控出于功耗和散热的原因，已经使用了液冷的散热方案。两块SOC集成之后，整体的功耗会增加，特别是智驾功能和座舱渲染功能同时开启的时候，峰值功耗会非常高，对于散热系统有更高的要求。座舱域主要负责图形处理和渲染以及舱内的交互，更侧重用户的体验。而智驾域主要的任务是利用深度神经网络模型处理图像，通过算法输出控制指令，更关注数据的稳定性和可靠性。例如对于视频流的要求，智驾域对帧率并的要求不高，只要达到20帧就可以满足算法的需求，过高的帧率不一定能提升感知结果，反而会增加系统的负载。但座舱域的视频流通常是给乘员观看的，因此帧率一般都要求达到30帧。视频格式上智驾域对于色彩的要求不高，通常采用的是YUV格式，而座舱域的视频流为了显示的需求，需要支持RGB格式。智驾域还要考虑时间同步等问题，在舱驾一体的前期开发中，就需要同时考虑座舱和智驾，兼容两者的需求。座舱域通常采用的是QNX + Android双系统，QNX用于对实时性和安全性较高的功能，例如仪表和HUD的显示，Andiroid系统运行娱乐相关的功能，例如导航、音乐和视频等应用程序。而智驾域大多数是基于Linux系统来开发，舱驾融合后在一个域控上需要运行3个操作系统，需要设计合理的运行策略满足不同系统下的应用程序间的调度和通信，同时还需要考虑座舱指智驾应用之间的隔离问题。另一个问题是功能安全等级的区别，由于座舱的应用对于车辆安全的影响不大，因此功能安全等级并不高，一般达到ASIL-B就可以。而智驾对于功能安全的要求更高，行车功能需要达到ASIL-D级别。传统的座舱域和智驾域有各自的开发流程和体系，而且座舱域的软件成熟比智驾域更高，域控融合后需要基于同一个进度来开发，这中间肯定会产生很多问题。大部分主机厂和Tier1的座舱和智驾分属于两个不同的部门，如果要推动舱驾一体的融合，需要打破原有的部门壁垒，形成跨部门协作。需要主机厂对组织架构进行调整，这也是一件非常困难的事，其落地的难度甚至要超过技术开发本身。座舱域除了处理图像显示和音频功能外，还需要进行3D渲染和游戏等应用，因此对GPU的能力要求比较高，对NPU的算力需求比较小，同时需要集成ISP和网络/蓝牙模组。
以高通最新的座舱芯片8295为例，采用了三星5nm工艺，CPU算力超过200K DMIPS，GPU算力超过3000 GFLOPS、支持WiFi 6和蓝牙5.2，其中NPU的AI算力达到了30 Tops。而智驾域主要运行深度学习算法，更关注的是AI算力。以高阶智驾的主流芯片Orin-X为例，采用的是台积电7nm工艺，综合算力达到254TOPS。那么什么样的舱驾一体芯片能同时满足座舱和智驾的需求？大算力和性价比是目前业内的两条路线，也代表了舱驾融合的两种思路。大算力路线的典型代表是英伟达，上一代智驾芯片Orin-X就以254TOPS的算力遥遥领先，其它对手还在追赶的时候。2022年英伟达发布了下一代车载SOC芯片——Thor，可实现最高2000 TOPS AI算力以及2000 TFLOPS浮点算力，是Orin-X的8倍，再次打破了车载算力的天花板，将于2025年量产。和Orin专用于自动驾驶不同，Thor的定位是集中式车载计算平台，可以将包括自动驾驶和辅助驾驶、泊车、驾乘人员监控、数字仪表板、车载信息娱乐（IVI）、后座娱乐功能等智能功能，统一整合到单个架构中，支持多计算域隔离技术，可以同时运行Linux、QNX和Android等不同的系统。Thor还包含了专用于处理Transformer模型的Hopper引擎，借助该引擎可将Transformer深度神经网络的推理性能提升高达9倍，而Transformer正是现在火热的AI大模型和BEV算法中的核心算法。如果说之前大家还担心舱驾使用一个芯片会有算力不足的问题，那么Thor的出现就完全打消了这个顾虑，2000T的算力根本用不完。背后的野心在于英伟达不仅仅想推动舱驾一体，而是希望主机厂把更多的控制功能集成进来，让Thor真的成为智能汽车的计算核心，从而与主机厂进行更深度的绑定。目前极氪、比亚迪、理想、小鹏、极越都已经宣布，将会在下一代产品中搭载Thor。英伟达从智驾转向舱驾一体，另一家芯片巨头高通也从座舱领域延伸到了智驾。
和英伟达的大算力路线不同，高通走的是性价比路线，瞄准市场上的中低端车型，在满足座舱需求的同时提供部分AI算力用于ADAS。与英伟达发布Thor同一年，高通在2022年，也推出了自己的舱驾一体产品Snapdragon Ride Flex。Ride Flex SOC可以同时支持座舱和智驾的功能，内置Hypervisor虚拟机技术，支持同时运行多个操作系统。为了满足最高等级的汽车安全要求，Ride Flex SoC面向特定ADAS功能在硬件架构上可实现隔离、免干扰和服务质量管控（QoS）功能，并内建汽车安全完整性等级D级（ASIL-D）专用安全岛。SA8775是Ride Flex系列的首款SoC产品，目前公开的参数不多，预计会采用4nm的制程，将于2024年量产。算力方面并没有公开，单颗芯片的算力可能在70TOPS左右，但是高通表示Ride平台支持在不同的SOC和加速器产品矩阵中自由选择，组合成为不同算力大小的计算平台，最高算力可达到2000TOPS。目前，包括卓驭科技（原大疆车载）、车联天下、镁佳科技在内，已有多家供应商宣布基于Snapdragon Ride Flex SoC开发新一代舱驾融合的产品。
镁佳科技基于Flex Soc打造了舱驾一体解决方案——MegaCube 3.0，该平台支持智能座舱集成主动安全、驾驶辅助和电子后视镜等特性，智驾功能上可实现从L2级别的ADAS到高速NOA的全面升级，并将全场景语音、舱内视觉、AI音响音效等功能与舱内信息娱乐系统深度融合。车联天下和畅行智驾也宣布将基于Snapdragon Ride Flex SoC开发下一代舱驾融合域控的解决方案。国内的芯片公司同样看到了舱驾融合的趋势，作为国内车载智能芯片的代表，黑芝麻推出了全新产品线「武当」，主打跨域计算，能覆盖座舱、智驾和网关等多个域的计算需求。武当C1200家族采用了7nm工艺，使用车规级高性能CPU核A78AE和高性能GPU核G78AE，单颗芯片满足包括CMS、智能驾驶、智能座舱、智能大灯和舱内感知系统等多种跨域计算场景。拼算力并不是黑芝麻的目标，如何给客户提供一个性价比高的解决方案才是黑芝麻关注的重点。功能安全是舱驾融合后的一大难点，C1200内置了功能安全岛，是业内首款通过ISO 26262 ASIL-D认证的车规级跨域芯片，同时提供了32K DMIPS的MCU算力，另一款热门的智驾芯片TDA4只能提供16K DMIPS的MCU算力。C1200还内置了自研DynamAI NN车规级低功耗神经网络加速引擎，可以保证BEV算法顺畅运行，同时内置高性能的DSP模块和可以每秒处理1.5G像素的新一代自研NeurallQ ISP模块，充分满足主机厂对座舱和智驾的需求。C1200继承和优化了已经量产的华山A1000芯片的核心自研IP，同时和华山系列能共用一套AI工具和ISP工具，大大提高了开发效率。单颗C1200可以实现座舱+L2 ADAS的功能，通过多颗芯片的组合使用可以实现座舱+高阶智驾的一体化。Nullmax在今年的CES上宣布与黑芝麻智能达成深化合作协议，将基于武当系列高性能跨域计算芯片C1200家族，推出基于Transformer的高性能BEV算法，与黑芝麻共同打造出高性价比的单芯片NOA智驾解决方案。不论是国产黑芝麻的C1200还是英伟达的Thor和高通的Snapdragon Ride Flex，都是芯片厂针对舱驾一体推出的定制化产品，距离量产还有一段时间，上车以后效果怎么样还需要实际项目的检验。
而且新产品上市价格一般都会比较高，对于很多中低端车型来说，不论是从开发周期还是成本的角度来看，使用专用的舱驾一体芯片并不一定是最优解，而且这些车型并不需要高阶的智驾功能。许多Tier 1开始探索另一个方向：用现有的座舱芯片来实现舱泊一体。虽然座舱芯片主要是为了满足图形显示和3D渲染的需求，一般不会对智能驾驶的算法做特殊的优化，但是随着座舱应用对算力的要求不断提高，座舱芯片在算力上一般都会留有余量，最新的座舱芯片甚至提供了部分NPU算力，为舱驾一体提供了可能性。目前的座舱芯片市场，几乎被高通所垄断，8155作为高通第三代数字座舱平台的旗舰芯片，自2022年量产以来几乎垄断了主流新车的座舱域控平台，AI算力为8 TOPS，这个算力对于ADAS功能来可能说有些吃紧，但是足以应付算力需求较小的泊车功能，用单颗8155实现舱泊一体。纵目科技联合博泰车联网基于高通8155和单颗地平线J3打造舱驾一体方案，8155主要负责座舱和泊车，J3负责ADAS行车功能，通过分时复用算力资源，是一套可以覆盖座舱、L2 ADAS、APA、HPA的功能，性价比极高并能快速落地的舱驾一体方案。高通的数字座舱平台已经发展到第四代，最新的座舱芯片8295已经在多个新车上量产。和上一代的8155相比，CPU算力提升约2倍、GPU算力提升约3倍、AI算力提升约8倍，达到了30TOPS。单颗芯片不仅可以实现舱泊一体，甚至有舱驾一体的潜力。德赛西威基于高通8295推出了第四代智能座舱产品G9SH，和上一代产品相比不仅性能大幅提升，可以支持更丰富的座舱应用，同时集成了德赛西威全栈自研的泊车算法，支持舱泊一体。芯擎科技的座舱芯片「龍鹰一号」是国内第一颗7nm制程的车规级芯片，性能对标高通8155，单颗的NPU算力为8 TOPS，可支持4路 4K/2K全功能智能座舱，无需新增ECU和感知系统支持自动泊车扩展，如RPA/HPA等。与传统方案相比，该方案可节省700 - 1200人民币。亿咖通基于龍鹰一号推出了智能座舱平台安托拉1000和1000 Pro，其中安托拉1000Pro搭载了两颗龍鹰一号，NPU算力达到了16 TOPS，支持舱泊一体，目前已经在领克08上实现量产。进入2024年，越来越多的舱驾一体方案开始进入量产阶段，对于市场的热情，地平线创始人余凯曾表达了不一样的观点，他认为座舱和智驾的逻辑不一样，座舱芯片需要丰富的功能，而智驾芯片要车规冗余安全，如果把这两个整合在一起，主机厂去定义产品组合的灵活性也差了。舱驾一体到底是智能汽车发展的必然趋势还是行业对产品探索的中间阶段，行业也许很快会在今年得到答案。![]()
![]()
