AMD Zen5
AMD Zen5发布有特色的改变是前端预测2-taken/cycle，将L1 BTB升级到16K，非常巨大的升级，并且使用双端口SRAM构建预测器来实现2-taken/cycle，以及使用双端口SRAM来实现ICache。相关的分析文章“30年前的论文影响Zen5 CPU微架构？”以及“HotChips2024：AMD Zen5,CPU微架构介绍”。
Ampere AmpereOne
这家公司的微架构我印象比较深的是ICache是16KB大小，这在所有的高端处理器微架构上都是非常罕见，应该是为了实现流水线的紧凑性，降低分支预测的惩罚。相关的分析文章“AmpereOne CPU微架构介绍”。
ARM N3/V3
ARM今年发布的旗舰服务器超大核V3和大核N3，比较有特色的是删除了Mop Cache的结构，有说法是将Mop Cache的一些功能做到ICache里面。分析文章“ARM发布新一代高性能处理器N3和V3”。
SIFIVE P870
RISC-V阵营比较有代表性的设计，总体看下来是典型的大核微架构方案，没有特别有趣的改变，但依然是个很不错的设计，对比同类产品类似性能下面积很小。分析文章“RISC-V架构CPU的先进微架构设计”。
关于CPU先进微架构设计
各家发布的微架构设计多多少少都是在主流的线上进行更新，一般方案没有特别巨大的差异。我在“高性能CPU微架构应该具有哪些特性？”中也有写过相关的内容，感兴趣的朋友可以看看。
