本文“Circuit Design Methodology of Radiation-Tolerant DAC for Space Applications”主要介绍了一种用于太空应用的8位电阻式DAC（数模转换器）的电路设计方法，并对其辐射耐受性进行了研究。以下是详细总结：
- **太空应用对电子设备的需求**：随着太空应用的发展，对可靠电子设备的需求增加。太空辐射环境复杂，主要包括银河宇宙射线、太阳辐射和辐射带，会对电子设备产生累积效应（TID）和单粒子效应（SEE），其中模拟电路受累积效应影响较大，会导致器件参数偏移，影响模拟参数精度，而模拟单粒子瞬态（ASETs）会在短时间内干扰模拟电路输出。- **辐射加固方法**：包括工艺辐射加固（RHBP）、设计辐射加固（RHBD）和封装辐射加固。本文主要关注基于架构和电路级的RHBD方法。- **DAC在太空应用中的重要性及研究现状**：DAC是集成电路的关键组件，已有多种用于太空应用的辐射耐受DAC，但对其模拟辅助电路受ASETs影响的研究有限。
![]()
### 2. 电路设计- **DAC架构选择**：选用具有X - Y寻址方案和分流电阻的8位电阻式DAC，其具有良好的辐射恢复能力，避免了敏感的有源区域。 - **电阻矩阵**：选择4 kΩ的多晶硅电阻作为单位电阻，并使用分流电阻实现高阻值。 - **解码器**：使用IHP SG13S技术的CMOS逻辑门设计两个N到2^N（N = 4）解码器。 - **缓冲器**：设计了具有米勒补偿和退化电阻的两级运算放大器作为缓冲器，采用仅由PMOS和SiGe HBT器件组成的BiCMOS缓冲器，因为HBT器件对TID效应具有更好的恢复能力。 - **参考电压生成**：使用带隙参考（BGR）电路生成1.081 V的参考电压，该电压具有温度和电源独立性。BGR电路由内部低压差调节器（LDO_internal）提供2.4 V的内部电源电压，该电路功耗低，仅需35 μA（3.3 V电源）。缓冲器使用LDO调节后的3 V电压。
![]()
- **模拟方法及工具**：在设计阶段主要使用计算机辅助建模和模拟来评估电路对辐射效应的敏感性，本文使用单一的SPICE模拟器进行包括TID和SET效应的模拟，虽然TID模拟结果可能不如其他工具准确，但能提供设计周期初期的电路抗辐射能力细节。 - **HBT器件**：通过改变IHP SG13S技术器件模型文件中基极电流的非理想成分（iben）来模拟HBT器件对TID的耐受性，因为HBT器件中受热载流子注入影响最大的参数是基极电流的非理想成分，且该器件对热载流子注入和TID的老化效应相似。 - **MOS晶体管**：主要考虑阈值电压（Vth）的变化，通过改变模型文件中硅的掺杂浓度（Na）来模拟，±100 mV的Vth变化涵盖了测量TID数据对应的潜在变化。 - **电流脉冲模型选择**：选择梯形波电流脉冲模型模拟SET诱导电流，因为电路响应取决于敏感晶体管收集的电荷量，而电荷量通过对电流脉冲积分获得，与电流脉冲形状无关。 - **模拟设置**：根据临界电荷计算设置理想电流源，其脉冲幅度和持续时间取决于技术相关参数（LET为60 MeVcm²/mg）。对于MOSFETs，将电流源反向偏置在漏 - 体和源 - 体端子之间；对于双极晶体管，将电流源反向偏置在基 - 发射极和基 - 集电极结端子之间，但模拟时主要将电流源放在漏 - 体端子，因为在此处可观察到明显的SET效应。分析DAC时，将电流源依次反向偏置在包含p - n结的所有电路器件上，以评估DAC的SET敏感性。![]()
- **预辐射模拟结果**：在1 MHz采样频率下，设计的DAC在室温下的性能指标为：DNL +0.025 LSB，INL +0.39 LSB，ENOB 7.921 bit，SFDR 56.84 dB，且DAC的关键参数DNL表明设计的DAC是单调的（DNL小于 - 1 LSB）。 - **TID效应**：HBT器件的iben变化（对应TID测量数据）时，DAC的DNL无变化，表明HBT器件对TID有良好耐受性；包含NMOS晶体管的电压源的DAC模拟中，DNL仅有约±0.5 mLSB的微小变化，也能耐受TID。 - **SET效应**：DAC核心对SETs有抵抗力，数字部分（开关和解码器）对DSETs免疫，缓冲器对ASETs敏感性可忽略不计，但提供参考电压的带隙参考电路是最敏感部分，其导致的DNL为±26 LSB，远超出允许的±1 LSB。BGR电路中的ASET会使参考电压产生长时间瞬态，扭曲依赖该参考电压的其他电路块的输出，且恢复时间取决于不同电路的节点阻抗。 - **添加电容**：在敏感节点添加电容是常见缓解技术，在LDO块的调节电压和DAC缓冲器偏置电路的偏置电压（Vb）处添加3 pF电容可大大减少瞬态，但在BGR电路中此方法不仅未缓解SET效应，反而造成进一步信号扭曲。![]()
- **低通滤波**：对BGR信号进行高阻低容的低通滤波，效果不佳。 - **模拟冗余技术**：模拟冗余技术可大大减少电路上的SET效应，提高DAC性能，但需要大量冗余块，会使功耗增加到标称值的三倍。![]()
- 本文提出了一种用于太空应用的电路设计通用方法，包括选择具有辐射恢复能力的架构和组件，设计电路并进行预辐射模拟，确定关键性能指标用于评估辐射效应，通过模拟评估TID耐受性和SET效应，识别敏感节点和关键电路块，实施缓解技术并重新模拟以分析有效性。- 模拟结果表明，根据电荷入射节点在模拟电路中的位置，高频诱导的瞬态电流可能在下一阶段被过滤（如DAC输出缓冲器），也可能导致不良电路行为（如高阻抗节点处），像BGR电路这样被许多其他电路依赖的电路产生的ASET可能是关键问题。未来计划制作物理芯片进行辐射实验以评估设计电路的辐射耐受性。
