锁相环的作用是通过时钟恢复结构中包含一个锁相环 (Phase Locked Loop, PLL) 横块，用来调节恢复时钟的频率并补偿由于工艺或温度的变化而导致的频率变化。
什么是锁相环?
锁相环 (phase locked loop - PLL)是一种利用相位同步产生的电压，去调谐压控振荡器以产生目标频率的负反馈控制系统。根据自动控制原理，这是一种典型的反馈控制电路，利用外部输入的参考信号控制环路内部振荡信号的频率和相位，实现输出信号频率对输入信号频率的自动跟踪，一般用于闭环跟踪电路。
PLL锁相环工作原理
PLL锁相环有哪几部分组成?
PLL锁相环通常由鉴相器（PD，Phase Detector）、滤波器（LF，Loop Filter）和压控振荡器（VCO，Voltage Controlled Oscillator）3部分组成前向通路，由分频器组成频率相位的反馈通路，如图所示。
PLL锁相环的工作原理是检测输入信号和输出信号的相位差，并将检测出的相位差信号通过鉴相器转换成电压信号输出，经低通滤波器滤波后形成压控振荡器的控制电压，对振荡器输出信号的频率实施控制，再通过反馈通路把振荡器输出信号的频率、相位反馈到鉴相器。
PLL锁相环在工作过程中，当输出信号的频率成比例地反映输入信号的频率时，输出电压与输入电压保持固定的相位差值，这样输出电压与输入电压的相位就被锁住了。
典型结构的PLL捕获范国是很小的，而且当输入数据是随机码的时候，更难获得捕获。因此大多数时钟恢复电路中采用了称为 "频率辅助捕获"的方法。这种方法是通过频率锁定环路，使得压控振荡器(Voltage-Controlled Oscillator- VCO)的振荡频率向接收的数据速率方向变化，直到VCO输出振荡频率的误差达到所要求的某个范围内，才使PLL相位锁定环路工作，完成相位的锁定和数据的重定时。频率辅助捕获可以通过外部参考时钟来实现，也可以不用外部参考时钟。如果有外部参考时钟，频率捕获可以通过一个有鉴频鉴相器 (Phase Frequency Detector, PFD) 的二阶PLL来实现。
环路带宽对眼图、抖动测量的影响
值得注意的是，在真实的情况下，输入的数字信号并不是一个纯净的信号，而是包含了不同频率成分的抖动。对于低频的抖动来说，其造成的是数据速率的缓慢变化，如果这个缓慢变化的频率低于环路滤波器的带宽，输入信号抖动造成的相位变化信息就可以通过环路滤波器从而产生对VCO输出频率的调整，这时VCO的输出时钟中就会跟踪上输入信号的抖动。而如果输入信号中抖动的频率比较高，其造成的相位变化信号不能通过环路滤波器，则VCO输出的时钟中就不会有随输入信号一起变化的抖动成分,也就是说输入信号中的高频抖动成分被PLL锁相环电路过滤掉了。
如下图所示，我们通常会用PLL锁相环电路的JTF（Jitter Transfer Function，抖动传递函数）曲线描述PLL电路对于不同频率抖动的传递能力。JTF曲线通常是个低通的特性，反映了PLL锁相环电路对于低频抖动能很好跟踪而对高频抖动跟踪能力有限的特性。
JTF曲线通常反映了PLL锁相环电路的特性
对于低频的抖动，PLL锁相环电路能够很好地跟踪，恢复出来的时钟和被测信号一起抖动。如果接收端的芯片用这个恢复时钟为基准对输入信号进行采样，由于此时时钟和被测信号一起抖动，所以这种低频的抖动不会被观察到，对于数据采样的建立保持时间也没有太大影响。
相反地，高频的抖动会被PLL锁相环电路过滤掉，因此输出的时钟里不包含这些高频的抖动成分。如果用这个时钟对数据信号进行采样，就会观察到输入信号里明显的抖动。接收端用恢复时钟进行采样时能够看到的抖动与抖动频率间的关系有时我们会用OJTF（Observed Jitter Transfer Function，观察到的抖动传递函数）曲线来描述，其随频率的变化曲线正好JTF曲线相反。
正因为时钟恢复电路对于低频抖动的跟踪特性，因此很多高速串行总线的接收芯片对于低频抖动的容忍能力会远远超过对高频抖动的容忍能力。下图是USB3.0总线对于接收端芯片对于不同频率抖动容忍能力的要求的一条曲线，可以看到其对低频的容忍能力非常大，甚至可以远超过1个UI（数据比特宽度）。
PLL锁相环带宽设置- PLL锁相环带宽的设置越窄，恢复出来的时钟越纯净，
时钟恢复电路的PLL锁相环的环路带宽设置不同，对于不同频率抖动跟踪能力也不一样。
一般情况下，PLL锁相环带宽的设置越窄，恢复出来的时钟越纯净。但是对于抖动的跟踪能力越弱，用这个时钟为基准对数据做采样时看到的信号上的抖动会越多，看到的信号的眼图会越恶劣；相反，如果PLL锁相环带宽的设置越宽，对于抖动的跟踪能力越强，恢复出来的时钟和信号的抖动越接近，用这个时钟为基准对数据做采样时看到的信号上的抖动会越少，看到的信号的眼图会越好。下图反映出的就是不同的PLL锁相环带宽设置对于恢复时钟抖动和以这个恢复时钟为基准对信号进行采样时看到的眼图的情况。
什么是时钟恢复模块的PLL锁相环带宽？
时钟恢复模块的PLL锁相环带宽决定着输入数据中有多少抖动可以传输到恢复的时钟内。PLL带宽越宽传输到恢复时钟内的抖动就越多，从而会减少眼图中显示的抖动量。这是因为用以触发测量的时钟信号会跟踪数据信号中显示的抖动。较窄的PLL带宽会使时钟信号更加干净，产生的眼图也将更精确地显示出输入数据中真实的抖动情况。在测量眼图时，锁相环PLL带宽可以成为有效的高通滤波器。
在进行眼图测量时使用正确的PLL锁相环带宽非常重要。各种测量标准都规定了PLL需要的确切带宽。下表中简要列举了PLL锁相环带宽标准。
下图显示了PLL锁相环带宽对测量的眼图造成的影响。左侧的屏幕图像显示了较窄PLL锁相环带宽的眼图，产生的掩码冗余度为10%。而右侧的屏幕图像被要求使用了标准中指定的PLL锁相环带宽，从而产生17%的掩码冗余度。
請扫描二维码，推荐阅读：如何准确地进行 PPL锁相环带宽表征和抖动传输分析？
"本文介绍了 PLL锁相环合成器基础知识、如何更高效地设计PLL合成器，并介绍了 PLL VCO 性能评估的实用解决方案。"
PLL锁相环应用案例
PLL锁相环广泛应用于当今的高速数字系统。除了在设计中提供关键功能外，它们还管理（充当过滤器）系统抖动。PLL 的一个常见应用是时钟恢复电路。CR 电路用于接收器，从传入数据中恢复时钟。然后使用恢复的时钟对传入数据进行采样。
另一个常见用例是带有参考时钟场景的发射器（时钟输入，数据输出），其中低速（且廉价）参考时钟被倍增并用于以更高的速率输出数据。
大多数标准通常以 3dB 带宽和峰值来指定 PLL 性能。
当今标准中通常引用的一阶 PLL 具有 0 dB 峰值（根据定义）。它的滚降率为 20 dB/十倍频程。实际上，所有硬件 CR 都会有“一些”峰值。二阶 PLL 的响应中会出现峰值。它的滚降率为 40 dB/十倍频程。更高阶的 PLL（例如二阶）用于需要跟踪扩频时钟或 SSC（大量低频抖动）的接收器。
Keysight DCA-based PLL Test Solution
Keysight 基于 DCA 的 PLL 测试解决方案
請扫描二维码，推荐阅读应用指南：抖动基础知识
是德科技 www.keysight.com.cn
