该论文“A D-Band 16-Element Phased-Array Transceiver in 55-nm BiCMOS”报道了一种16元件140 - 160 GHz相控阵收发器，采用55 - nm BiCMOS工艺制造，介绍了其系统架构、芯片设计、测试结果以及天线阵列和集成平台等方面的内容。
### 1. 引言
- 毫米波和亚太赫兹频段可满足无线回传网络不断增长的容量需求，D波段（130 - 170 GHz）被视为实现高容量无线链路的合适频段。构建集成毫米波相控阵系统面临一些挑战，如电路增益和效率低、热管理压力大，以及需要选择合适的组装技术和集成平台等。### 2. 系统架构
- 为满足未来回传网络的数据速率要求，采用MIMO方案和灵活的频谱使用方式。分析了D波段无线链路的链路预算，确定了收发器芯片的规格要求，提出采用相控阵系统实现波束控制，并采用直接转换方案和灵活的频率分割双工（fFDD）。设计了一种相控阵架构，包括4通道发射/接收芯片、I/Q上/下变频器和频率乘法器等模块，各模块通过SPI从机接口进行控制。![]()
### 3. 芯片组设计
- **4通道发射器**
- 由可变增益放大器（VGA）、四路分配器和四个相同的链路（包括驱动器、移相器和功率放大器PA）组成。VGA采用两级可变增益分布式放大器结构，具有宽带宽和高增益控制范围。四路分配器采用紧凑的4路威尔金森分配器，驱动器用于补偿功率分配损耗，移相器采用有源矢量调制器架构，PA采用单端共发射极配置，由三个级联阶段组成。
- **4通道接收器**
- 由四个相同的链路（包括低噪声放大器LNA和移相器）、功率合成器和VGA组成。LNA基于驱动器放大器架构进行设计，以实现紧凑和无条件稳定。
- **I/Q上/下变频器**
- I/Q调制器和解调器芯片采用相同的本振（LO）链，包括Marchand巴伦、差分LO驱动器和差分分支线耦合器。在输入处有一个倍频器将70 - 80 GHz的LO信号提升到140 - 160 GHz。解调器中的Marchand巴伦产生差分RF输入信号，调制器的输出经过匹配和放大后由Marchand巴伦合成单端输出RF信号。
- **LO频率乘法器**
- 采用由较低频率（X波段）的锁相环（PLL）和频率乘法链组成的方法。包括一个集成在单独芯片中的6倍频器（六倍频器）和集成在I/Q上/下变频器芯片中的倍频器。六倍频器由一个三倍频器和一个二倍频器组成，具有高杂散抑制、宽带宽和低功耗的特点。D波段倍频器基于推 - 推晶体管对和堆叠共集电极科尔皮茨振荡器结构，具有较高的输出功率和增益。
- **测试设置**
- 芯片采用STMicroelectronics的55 - nm BiCMOS工艺制造，在嵌入完整收发器平台之前，通过测试PCB进行单独测试，使用BeagleBone Black单板计算机管理芯片的SPI接口。- **测试结果**
- **4通道发射器芯片**：在150 GHz时，可实现0° - 360°的相移，最大增益约为15 dB。测量的S参数带宽为130 - 158 GHz，输入和输出反射系数在130 - 170 GHz范围内满足要求。大信号性能方面，在150 GHz时测量的OP1dB为 - 3.2 dBm，饱和输出功率大于0 dBm。直流功耗为1.1 W。 - **4通道接收器芯片**：在150 GHz时，每个通道至少可获得4 dB的增益，最大增益约为8 dB。测量的S参数带宽为139 - 160 GHz，测量的IP1dB为 - 10.4 dBm，在147 GHz处最小噪声系数为15.6 dB，141 - 161 GHz范围内噪声系数小于20 dB。直流功耗为0.725 W。
- **IQ上变频器**：在130 - 160 GHz范围内呈现宽带响应，对于 - 5 dBm的LO功率和 - 1.5 dBm的总基带输入功率，在150 GHz时测量的转换增益约为 - 13.5 dB，镜像抑制比优于22 dB，泄漏的LO信号为 - 30 dBm，三阶互调产物为 - 42 dBc，输出三阶截点为5 dBm，输入P1dB在129 - 159 GHz范围内优于7 dBm。 - **IQ下变频器**：在136 - 162 GHz范围内转换增益约为0 dB，140 - 160 GHz范围内镜像抑制比优于25 dB，IP1dB优于0 dBm。 - **频率乘法器芯片（六倍频器）**：对于0 - dBm输入信号，在6×f₀频率处测量的输出功率在72 GHz时达到峰值5.6 dBm，对应功率转换效率为5.6%，主音在64.7 - 84.7 GHz范围内保持在0 dBm以上，杂散抑制高于35 dB，功耗为63 mW。- **高频多层PCB平台**
- 采用基于4层印刷电路板（PCB）的先进PCB技术，选择Megtron 7N作为基板材料。PCB采用高密度互连（HDI）任意层技术制造，具有良好的制造精度和互连性能。介绍了微带线和共面波导的损耗，以及芯片与PCB之间过渡的重要性，通过电磁仿真确定了连接高度对性能的影响，实际采用60 - μm的焊球进行芯片与PCB的连接，但由于回流过程中焊球压缩，最终高度约为30 - μm，对系统性能产生了负面影响。- **16元件相控天线阵列**
- 设计了用于发射器和接收器的16元件平面天线阵列，天线元件间距为1 - mm，采用腔背孔径耦合贴片天线拓扑，可降低表面波功率，提高扫描范围。在阵列周围放置虚拟天线以确保对称辐射模式，天线阵列工作频率范围为140 - 160 GHz，每个天线元件通过微带线馈电，测量的最大增益为14 - dBi，天线输入匹配带宽为20 - GHz。- **完整TX/RX演示单元**
- 构建了用于D波段无线链路测试的完整测试平台，包括射频和天线板以及多个辅助电子板，如评估板、单板计算机、调制解调器板、接口板和直流/直流转换器等。采用散热片和强制对流（风扇）组成的冷却系统来处理芯片产生的热量。
- 在实验室环境中对16元件相控阵收发器单元进行了空中测试，包括波束控制和双向D波段无线链路测试。- **波束控制测试**
- 使用手动旋转台演示了波束控制，在±40°范围内扫描相控阵，记录了辐射模式。通过平面近场测量确定了接收器更准确的辐射模式，测量了不同情况下的辐射模式，证明了相控阵系统的功能，可在方位角和仰角平面内实现至少±30°的波束控制，最大可达 - 40°的方位角控制。- **无线链路测试**
- 首先进行了单音测试，设置发射机和接收机的频率和信号幅度，测量了接收信号的性能。然后进行了QPSK调制信号测试，设置了不同的射频频率，测量了星座图。由于芯片与PCB连接高度不足，测试带宽和调制阶数受到限制，导致阵列增益降低、性能变差，需要对发射机增益进行回退以避免稳定性问题。- 介绍了一种完整的16元件D波段相控阵收发器，具有二维波束控制功能，适用于下一代前传和回传无线链路。芯片组采用55 - nm SiGe BiCMOS工艺集成，展示了商业低成本硅基工艺可用于实现全功能D波段片上系统。描述了这种D波段相控阵收发器集成的关键方面，确定了主要挑战，提出了在晶圆级生长铜柱以及实现对硅芯片不太敏感的天线馈电结构的建议。尽管天线驱动芯片的尺寸限制和接近技术的f₀限制了输出功率并对热管理提出了要求，但下一代BiCMOS技术将缓解这些问题。
