作为新兴的非易失性存储技术，电阻式随机存储器（简称，忆阻器）已经获得了来自各行各业的关注。同时，忆阻器也是实现存内计算（In-Memory Computing, IMC）的一个基础媒介。早在 1971 年，蔡教授就提出了忆阻器的概念，其电阻可以是通过施加不同的电压或电流进行调整。如图 A1 所示，忆阻器包括一个多层交叉开关阵列，具体的忆阻器单元位于每个行-列交点上。这种架构使 ReRAM 具有较高的集成性。然而，忆阻器的性能受到 “sneak paths”和随机电阻干扰的限制。因此，应用纠错码 （ECC） 技术进行数据保护是至关重要的。
性能优异的低密度奇偶校验码是应用最广泛的编码技术之一。在存储设备中，与传统通信系统不同的是，其译码的低复杂性和低延迟是同样重要的。因此，在存储场景中，性能优异的软译码算法可能不是最佳的选择。相反，在牺牲一些译码能力的同时提供了轻量级的计算复杂性的硬译码算法是更适合存储应用的。但是我们追求的是在保持低译码复杂度的同时，如何进一步提升硬译码性能。
本文的创新点如下：
(1) 首先我们在译码过程中使用“电阻差”作为可靠性度量，避免了复杂的软信息计算。同时，在比特翻转算法中，将一个校验方程所连接的不可靠比特进行归一化处理，以此作为该校验方程的权重，使得译码算法能够更为精确的定位到错误的比特位置。
(2) 为了提升算法的译码效率，提出了算法的量化版本，使得算法具备多比特翻转的能力，其译码迭代次数大大降低。
本文所提出的译码算法和许多现存的硬译码算法进行了性能比较，下图为性能比较的结果。译码比较结果可分为三个部分：
我们所提出的算法在ReRAM通道下优于其他WBF算法。尽管在高随机噪声的情况下，RRWBF算法的性能优于Code 2下的UNWBF，但它会过早地受到下底误差的影响。因此，它不适用于ReRAM系统。
从仿真结果来看， 7级量化赋予Q-UNWBF多位翻转特性，同时保证电阻差异。因此，Q-UNWBF-7-level不仅实现了快速译码，而且在误码比特较多时实现了性能提升。
Q-UNWBF-7 级会存在明显的错误平层，然而 Q-UNWBF-7-level-FCB译码器可以在低噪声区域产生解码增益。在实现方面，Q-UNWBF-7-level-FCB译码器牺牲了可以忽略不计的寄存器资源，以获得较大的性能提升。同时计数偏置不涉及任何量化运算，只附带一个简单的加法运算，对于硬件来说非常友好。
推荐阅读
基于ACE-PEG算法的双原模图LDPC码联合信源信道系统设计
面向DP-LDPC JSCC编码系统的联合译码复杂度导向协同设计
