金刚石热沉，助推先进封装散热

文摘 2024-11-27 18:03 浙江

12月5-7日，由DT新材料主办的第八届国际碳材料大会暨产业展览会（Carbontech 2024）将在上海新国际博览中心隆重举办。同期针对半导体与加工主题特设4大论坛，宽禁带半导体及创新应用论坛、超硬材料与超精密加工论坛、金刚石前沿应用与产业发展论坛、培育钻石论坛，已邀请国内外知名专家和企业莅临交流，欢迎报名。

免费参会，欢迎扫码填写相关信息

工作人员会与您联系！

李蕊 13373875075

人工智能（Artificial Intelligence，AI）、深度学习、云计算、超级电脑等前沿技术正在引领着科技飞速发展，他们都有一个共同的特点：高性能芯片。

全球的科技界企业，如Google、Amazon、Intel、NVIDIA和AMD等都在投入巨大资源开发相关领域；中国的科技企业，如华为、阿里巴巴、百度、腾讯等也持续发力，为欣欣向荣的人工智能技术浪潮推波助澜。

未来，包括中央处理器（CPU）、图形处理器（GPU）、专用集成电路（ASIC）、现场可编程门阵列（FPGA）等智能硬件芯片都将高速增长。

摩尔定律放缓

自半导体及芯片发明以来，主流的发展方向是对摩尔定律的延伸。不断缩小的晶体管制程能够缩小芯片尺寸、提升芯片承载晶体管数，从而提升芯片算力、速度及性能、减小功耗、降低成本。

随着制程（栅极或沟道的等效宽度）工艺进入纳米级别，制程的提升越发艰难，主要的阻碍来自两方面。一是量子隧穿效应（短沟道效应的一种）使得晶体管漏电、芯片发热，导致芯片性能下降、功耗增加。虽然该技术难题已在部分实验室利用碳化硅等新材料取得小规模突破，但尚未发展至可商业化的程度。

另一原因是先进制程芯片研发和制造成本高居不下，良率却越来越低。根据 IBS和 Gartner预测，5nm 的总设计成本高达~5亿美元；EUV光刻机、掩膜等价格也随技术提升不断拉高芯片代工成本。同时，韩国媒体Chosunbiz消息，三星和台积电3nm半导体良率均难以超过60%（据称台积电3nm良率在55%左右）。低良率显著增加了芯片的制造成本和销售压力，苹果因此为其 A17处理器芯片谈下了更便宜的价格。

摩尔定律放缓，芯片特征尺寸已接近物理极限，先进封装技术成为延续摩尔定律的重要途径，主流厂商以期在不牺牲小制程芯片的高性能、小体积、低功耗的基础上，利用封装技术降低成本，弥补先进制程前进的困难。

先进封装是指通过优化连接，在同一个封装内集成不同材料、线宽的半导体集成电路和器件等方式，提升集成电路的连接密度和集成度的前沿封装形式和技术。目前，带倒装芯片（FC）结构封装、晶圆级封装（WLP）、系统级封装（SiP）、2.5D/3D 封装等均被认为属于先进封装范畴，其中2.5D/3D封装增速在先进封装多个细分领域中位列第一。

什么是 2.5D封装

TrendForce报告指出，聊天机器人等生成式AI应用爆发式增长，造成了2023年AI服务器开发大幅扩张和对高端 AI芯片的高度依赖，在 2024年预计将带动先进封装产能增长30~40%。

先进封装处于晶圆制造与封测制程中的交叉区域，涉及 IDM、晶圆代工、封测厂商，市场格局集中。全球主要 6家厂商合计处理超过80%的市场份额，包括英特尔、三星 2家 IDM厂商，1家代工厂商台积电，及全球排名前三的封测厂商日月光、Amkor和JCET。

封装技术发展历程。图源：东吴证券研究所

根据Yole报告数据，2021年，先进封装市场规模约 375亿美元，占整体封装市场规模的44%，预计到2027年将提升至占比53%，约650亿美元。其中，2.5D/3D 封装多应用于(x)PU, ASIC, FPGA, 3D NAND, HBM, CIS 等。

半导体封装路线图。图源：yole

从发展历史来看，2.5D封装技术应用始于2010年代，是一种先进的异构芯片封装，能将多颗芯片做高密度的信号连接，集成进一个封装。它的主要特征包含三层立体结构：1）主芯片等多颗芯片长微凸块后倒装；2）含硅通孔 (TSV) 的介质层（Si interposer）制作凸块或锡球后，对应上下两层结构；3）将介质层倒装到基板上。

先进2.5D封装技术的三层特征结构。图源：Amkor

采用如此复杂的封装结构原因有很多，显示了2.5D封装的一些优点。为了满足运算速度不断提升的需求，内存与主芯片的物理距离越趋靠近。距离的减小意味着时间延迟的缩短和电子信号质量的优化，可实现更高速度，而且降低能耗。满足要求的硅介质层（Si Interposer）对接技术应运而生，封装技术进入到2.5D时代。

先进封装趋势。图源：Amkor

另一个原因是HBM数据并行位宽有 1024比特，HBM有大约 4,000个出球(输入/输出/电源/地)，与主芯片对接需要非常高的连接密度。传统的 FCBGA基板线宽已无法满足这样的高密度连接要求，必须升级至 2.5D硅介质层连接。

随着制程节点的推进，在高性能要求、SerDes高速传输需求、上市时间压力等整体综效的考量下，市场朝着系统级芯片（SoC）设计的发展步伐并不一致。部分将采用 2.5D异构芯片封装解决方案，将多颗SerDes 芯片与主芯片集成。

此外，还有一些良率方面的考量。功能强大的高端芯片需要更大的芯片面积，预计良率也较低。因此，在设计上将一个大芯片分解成多个较小的芯片，然后通过 2.5D异构芯片封装，就能提高良率并且降低成本。

在2.5D封装中，TSV（Through-Silicon Via）硅介质层技术能够实现高密度连接，它通过在芯片上穿孔并填充导电材料，实现芯片内、芯片间以及芯片与封装之间的垂直连接。此外3D TSV难度较高，仅有头部Foundry厂可以做，2.5D TSV通常比3D TSV尺寸更大，密度更小，制作难度更低，目前 OSAT封测厂可以加工。2.5D封装实现成本、性能和可靠性的完美平衡。

2.5D 硅介质层TSV连接。图源：Amkor

在完成硅介质层中段模块以后，它便能被贴合上封装基板，形成异构性 2.5D封装。在2011年Xilinx推出行业首个2.5D FPGA Vertext-V7时，负责封装的就是 Amkor，其在2009年开始研发2.5D封装。

Amkor 已经开发出两种主要的2.5D封装平台，基板上芯片（Chip on Substrate，CoS）和晶圆上芯片（Chip on Wafer，CoW）。CoS 于 2014 年开发完成，并导入大规模生产。CoW 平台为新的升级结构制程，在 2018年开始大规模生产。

CoS 制程首先将介质层贴合至基板，然后将多个芯片贴合至介质层，形成异构性封装。先完成制程中的 RDL（ReDistribution Layer，重布线层）之后，再将芯片贴装至 RDL介质层，这样的制程有个特别的名词— RDL First 或Die Last。这样的优点在于可以做中段试验，它能标记、淘汰不合格的半成品介质层，避免其再被封装而浪费其它昂贵的芯片，实现更高的良率。

CoS制程。图源：Amkor

CoW封装是从 CoS提升结构的下一代技术，它采用硅晶圆作为基板的晶圆级封装技术。相较之下，CoW首先将芯片贴合到介质层，然后晶圆级塑封，最后再将它们连接到封装基板上。此技术的优点是：能提供更强壮的物理结构，以满足更大芯片尺寸和更大介质层尺寸的封装技术要求。

晶圆级芯片封装。图源：Amkor

HDFO（High-Density Fan-Out，高密度扇出性封装）, 先将有微凸块的芯片贴合至 RDL 预布线的介质层，切单后再倒装至 FCBGA 基板以完成异构芯片封装。类似 CoW但是没有TSV结构的晶圆级封装，保持了高密度连线，出色的信号质量，进一步降低封装成本，是下一代的异构芯片封装的发展方向。HDFO 异构芯片封装已成功用于多种应用，包括网通、服务器，以及多种 GPU 和 FPGA 等结构。

HDFO封装互连芯片(a)，然后将中段组装产品贴合到基板(b)。图源：Amkor

在2.5D先进封装技术领域，台积电也给出了他们的答案——CoWoS——全称Chip on Wafer on Substrate。CoWoS由CoW和oS组合而来：先将芯片通过Chip on Wafer（CoW）封装制程连接至硅晶圆，再把CoW芯片与基板（Substrate）连接整合成CoWoS。CoWoS 技术能够提高系统性能、降低功耗、缩小封装尺寸，也为台积电在后续的封装技术保持领先奠定了基础。

CoWoS结构。图源：科技前线阵地

CoWoS的关键技术点主要如下。多芯片集成：将不同功能的芯片（如CPU、GPU、内存芯片等）集成到一个封装中，这些芯片可以采用不同的制造工艺节点，从而实现最佳的性能和成本效益组合。硅介质层（Interposer）：CoWoS技术的核心组件，提供了高密度的互连网络，其上的微凸块（μBumping）和TSV实现了芯片间的高速数据传输。高效散热：多芯片集成的封装需要有效的散热管理，CoWoS技术通过优化的封装设计和材料选择，可以实现高效散热，从而确保芯片在高负载下稳定运行。

CoWoS一般流程。图源：Tom聊芯片智造

CoS/CoWoS散热方案

CoWoS封装允许更有效地分布和散热，有助于在高性能计算中维持稳定的温度，避免过热导致的性能下降或损坏。CoWoS包括多层高导热热沉结构，这些热沉层可以是铜或其他高导热材料，能够在封装内提供多层散热路径，有效地将热量从芯片传导到外部散热系统；TSV技术使得热量能够从芯片通过垂直方向高效传导，减少了水平传导带来的热阻，也减少了芯片之间的热干扰；同时，CoWoS可在封装中集成和专门设计更复杂的热管理结构，如热管、散热片等，减少热点和热积累问题，有效分散和传导热量来进一步提高散热效率。

在台积电已实现的CoWoS-S5带散热片的盖式封装解决方案中，其在盖子和芯片之间插入特殊的非凝胶型热界面材料（non-gel type TIM）。此前在封装中通常使用的热界面材料为凝胶型TIM，然而其 3~10 W·m^-1K^-1的热导率在可靠性测试后会出现严重的覆盖性能退化，无法满足高性能计算和人工智能领域对高功率的需求。新型非凝胶型TIM（膜），热导率超过20 W·m^-1K^-1，集成在CoWoS-S5中后可靠性测试结果优异。随着封装集成度的提升，散热重要性日益增加。

从散热角度来看，CoWoS封装技术为高功率和高性能应用提供了更优异的散热性能，但其工艺复杂、成本较高，相比CoS生产工艺需要额外的步骤和技术，例如晶圆级封装、多层热沉的集成和高性能材料的使用，通常都会增加制造成本。例如，NVIDIA Tesla V100 GPU就采用了台积电的CoWoS封装技术。

CoS 封装技术结构相对简单，芯片直接封装在基板上，这种简化结构减少了封装层次，有助于降低热阻。同时，由于芯片直接接触基板，热量可以有效地从芯片传导到基板上，再通过基板散热到环境中，热阻较低。如Intel Core i7-8700K 处理器就是采用该封装方式。

CoS技术旨在通过简化封装工艺来降低成本和复杂性，但在高功率散热应用场景下，CoS中直接接触的基板可能无法充分处理所有芯片产生的热量。通常，CoS会在芯片和基板之间增加热界面材料或直接在基板背面安装散热器。此外，由于 CoS技术的简单结构，热量从芯片到基板的传导可能不均匀，会导致出现热点问题，现有的有机或陶瓷基板散热能力不能满足需求，基板材料的选择和设计对其热管理性能也至关重要。

这时，常温下具有2000 W·m^-1K^-1热导率、优异的介电性能以及较低的热膨胀系数的金刚石热沉材料出现在人们的视野中，凭借这些无可比拟的优势，越来越受到人们关注。

金刚石热沉散热解决方案

目前，常见的Si、SiC和 GaN等半导体材料热导率都相对较低，通常不超过 500 W·m^-1K^-1，而大功率电子器件功率密度可达 1000 W·cm^-2；同时，不同功能区域间的功率密度差异会导致芯片内部温度分布的不均，局部热点甚至是芯片平均发热功率密度的 5~10倍。

金刚石片或膜是目前自然界存在的最高热导率热沉材料，有望将积累的热量有效导出，达到理想的散热效果，已被广泛认为是提高半导体器件散热能力的未来方案之一。无论是单晶金刚石，还是多晶金刚石，其热导率均远大于其他衬底材料，可作为替代其他散热衬底材料的更优方案。

金刚石衬底 GaN-HEMT 器件热传输示意图[4]。

金刚石与半导体器件的连接方式决定了散热效果的优劣。金刚石若能与半导体材料直接连接，则可充分发挥金刚石热导率高的特性，因此直连工艺研究一直是研究热点。金刚石与半导体的直接连接主要方式有：1）金刚石与半导体间通过沉积工艺实现直接连接；2）金刚石与半导体间通过低温键合实现直接连接。

现有金刚石与半导体器件连接工艺的技术路线图[4]。

在制备好的半导体器件上直接沉积一层金刚石膜或在器件正面沉积金刚石钝化层可以提高器件向上的散热能力，但热膨胀适配问题仍会导致外延层开裂。同时，CVD工艺沉积金刚石散热层时，一般需要在高温（＞700℃）及高浓度的氢等离子体氛围下，会严重刻蚀 Si、SiC 和 GaN等半导体，导致其电学等性能严重下降。

为了避免直接外延生长需要的高温和氢等离子体环境，先利用外延生长工艺在衬底上沉积半导体材料，然后去除衬底，并与金刚石衬底进行低温键合的方法得到广泛研究。无论是多晶金刚石，还是单晶金刚石，都可作为低温键合的热沉基板，这大大降低了制备金刚石衬底的难度；并且半导体外延层和金刚石热沉基板可在键合前独立制备，这精简了金刚石基半导体器件的工艺。

低温键合工艺虽然规避了外延生长的难点，但要求金刚石热沉基板和半导体外延层表面平整、翘曲度小、表面粗糙度低(＜1 nm)，这对目前加工工艺挑战较大。此外，直接键合时的压力大小和保压时间等难以有效控制，导致试样在键合过程中易破碎，良品率较低，尤其是大尺寸的试样更是难以实现，目前还在实验室探索阶段，仅在毫米尺度的小尺寸芯片上获得过成功，还无法大规模应用。

虽然金刚石散热片最理想的应用方式是与芯片直连，但利用金属进行芯片与基板间的间接连接封装，在半导体行业是一种较成熟的工艺。常用的工艺有使用焊料（锡铅或无铅）的软钎焊、使用低熔点中间层（如金锡共晶合金）的瞬时液相扩散焊和纳米银低温烧结等方式。

常规纳米银需加压烧结，且烧结温度＞250℃，可成功应用于封装温度和使用温度均较高（通常大于250℃）的SiC和GaN等芯片连接，但无法适用于硅芯片的大面积低温连接。而纳米银的大面积低温无压和低温低压烧结技术，是纳米银烧结工艺中的研究热点和难点，也是未来的关键性研究方向。

展企产品推荐

金刚石CoS散热器件在高功率、高频等应用中有着广阔前景。目前已有Element Six、A.L.M.T. Corp、Diamond Foundry、Applied Diamond、Diamond Materials、Leo Da Vinci Group、宁波晶钻、中南钻石、沃尔德、四方达、豫金刚石、黄河旋风、三磨所、普莱斯曼、飞孟金刚石、晶信绿钻、惠丰金刚石、德润斯、昌润极锐、百利来、化合积电、洛阳誉芯、中材高新、碳索芯材、先端晶体、长飞光纤、长沙佳星、有研集团、赛墨科技、瑞为新材料、瑞世兴、尤品新材料、佛山曜世等企业积极布局产业赛道，并积极推出金刚石热沉产品。

第八届国际碳材料展览会将于12月5-7日在上海新国际展览中心召开，展会针对金刚石及其功能化应用主题设置10000㎡专题展区，将展示最新金刚石晶圆、量子钻石、热沉金刚石等功能化产品及相关器件，欢迎莅临现场交流、合作。

第八届国际碳材料大会暨产业展览会

免费参会，欢迎扫码填写相关信息

工作人员会与您联系！

李蕊 13373875075

宽禁带半导体及创新应用论坛

12月5日周四全天

10:25-11:00

议题待定

王英民，中国电子科技集团公司第四十六研究所首席专家

11:00-11:25

第三代半导体表面处理技术及装备

王德君，大连理工大学教授

11:25-11:45

基于氮化镓半导体的微波无线供电技术

敖金平，江南大学教授

11:45-12:05

以碳化硅为代表的第三代半导体产业演进及未来趋势

梁赫，重庆鬃晶科技有限公司总经理

13:30-13:55

Si基GaN器件及系统研究与产业前景

于洪宇，南方科技大学深港微电子学院院长

13:55-14:20

报告方向：金刚石半导体器件产业化进展

王宏兴，西安交通大学教授

14:20-14:40

磨抛工艺在超宽禁带半导体材料衬底制备中的应用

王彬，合美半导体（北京）有限公司总经理

15:10-15:35

报告方向：晶圆键合

王晨曦，哈尔滨工业大学教授

15:35-16:00

金刚石薄膜的制备与电学性能研究

胡晓君，浙江工业大学教授

16:00-16:20

报告方向：半导体先进键合集成技术与应用

母凤文，北京青禾晶元半导体科技有限责任公司、天津中科晶禾电子科技有限责任公司董事长兼总经理

16:20-16:40

山东大学团队（邀请确认中）

半导体及加工产业现状与趋势

12月5日周四上午

09:40-10:10

SiC产业发展分析与技术的新进展

赵正平，中国电子科技集团有限公司原副总经理

10:10-10:40

报告方向：超精密抛光技术研究进展

袁巨龙，浙江工业大学超精密加工技术研究中心主任

11:10-11:40

报告方向：芯片级金刚石晶圆

江南，中国科学院宁波材料技术与工程研究所研究员

11:40-12:10

报告方向：大功率芯片散热的解决方案

郭跃进，深圳大学异质异构国家重点实验室研究员、原Intel公司首席专家

金刚石前沿应用及产业发展论坛

金刚石生长与前沿应用专题

12月5日周四下午

13:35-14:00

金刚石增强导热复合材料与技术

朱嘉琦，哈尔滨工业大学教授

14:00-14:25

报告方向：金刚石量子前沿科技

Milos Nesladek，哈塞尔特大学教授

14:25-14:45

议题待定

Rahul Gaywala，印度Sahajanand Technologies Private Limited公司CEO

15:10-15:35

报告方向：金刚石信息功能传感和电子器件

廖梅勇，日本国立物质材料研究所（行程确认中）

15:35-15:55

报告方向：金刚石量子应用案例

赵博文，安徽省国盛量子科技有限公司创始人

15:55-16:15

硼掺杂金刚石电极的调控与电化学工程应用

魏秋平，中南大学教授

16:15-16:35

议题待定

嘉宾待定，普敦实验室设备(上海)有限公司

16:35-16:55

高灵敏性金刚石热敏电阻器件研究新进展

陈巧，中国地质大学（武汉）副教授

热管理应用及产业化解决方案专题

12月6日周五全天

09:30-09:55

金刚石在激光领域的应用研究

杭寅，中国科学院上海光机所研究员

09:55-10:20

三维集成金刚石先进散热技术进展

于大全，厦门大学教授

10:20-10:45

使用CVD金刚石散热器提升高功率密度芯片的性能

lan Friel，元素六业务拓展经理、首席科学家

11:10-11:35

金刚石材料的激光加工

王成勇，广东工业大学副校长

11:35-12:00

CVD金刚石散热材料制备及产业化应用

魏俊俊，北京科技大学教授

12:00-12:20

太原理工大学团队（行程确认中）

13:30-13:55

金刚石常温键合技术在高性能半导体器件散热中的应用

梁剑波，大阪公立大学副教授

13:55-14:20

朝着光束全方位调控的金刚石激光技术

白振旭，河北工业大学教授

14:20-14:40

Effect of gas phase nucleation on nano- and polycrystalline diamond growth in conventional MPCVD chamber

Mariia Lambrinaki，苏州思体尔软件科技有限公司CEO

14:40-15:00

精密磨抛技术在金刚石材料加工中的应用

梁浩，北京特思迪半导体设备有限公司

15:30-15:55

集成电路先进封装的钻石中介层

宋健民博士

15:55-16:15

微射流激光先进技术基于大尺寸金刚石高品质分片及微流通道制备方案

杨森，西安晟光硅研半导体科技有限公司

16:15-16:25

小分子液态源MPCVD制备超纳米金刚石薄膜材料及应用研究

熊鹰，西南科技大学教授

16:25-16:45

基于COMSOL仿真的圆柱形谐振腔MPCVD中金刚石沉积的调控

杨黎，昆明理工大学教授

12月7日周六上午

10:00-12:00

闭门讨论：金刚石在热管理市场怎么用？从哪个角度切入热管理市场一块蛋糕？（仅限邀请）

超硬材料与超精密加工论坛

先进加工技术及应用方案专题

12月6日周五上午

09:30-09:55

议题待定

康仁科，大连理工大学教授

09:55-10:20

议题待定

吴勇波，南方科技大学教授

10:50-11:15

金刚石的超精密加工技术现状与发展

赵清亮，哈尔滨工业大学教授

11:15-11:40

化学气相法制备单晶微刃金刚石磨料及工具新技术

孙方宏，上海交通大学教授

11:40-12:05

纳秒激光诱导活性金属等离子体反应刻蚀单晶CVD金刚石研究

温秋玲，华侨大学副教授

半导体切磨抛难题解决方案专题

12月6日周五下午

13:30-13:55

碳化硅晶圆减薄磨削装备及砂轮技术

尹韶辉，湖南大学无锡半导体先进制造创新中心主任

13:55-14:20

金刚石加工碳化硅晶圆衬底技术现状与趋势

栗正新，河南工业大学材料学院教授、河南工大高新产业技术研究院院长

14:20-14:45

金刚石衬底化学机械抛光原子级去除机理探讨

戴媛静，清华大学天津高端装备研究院常务副所长

14:45-15:05

金刚石超光滑与平坦化工艺路径探索

邓辉，南方科技大学机械与能源工程系研究员

15:30-15:55

大尺寸碳化硅晶圆加工过程面临的挑战与对策

张保国，河北工业大学教授

15:55-16:20

金刚石晶圆的磨抛一体化加工研究进展

陆静，华侨大学教授

16:20-16:40

硬脆材料的金刚石线切割过程切割力动态建模

梁列，西安理工大学青年教师

12月7日周六上午

10:00-12:00

闭门讨论：半导体CMP抛光“卡脖子”难点探讨

展商名录

DT半导体

聚焦于半导体材料行业的最新动态