输入文件列表
有几个文件作为芯片物理设计各个步骤的输入件。本文以下所有文件和流程都只与ICC II工具有关。这些文件是：
- Netlist
- SDC (Synopsys Design Constraint)
- .lib file (Library Timing File)
- .lef file (Library Exchange Format)
- .tf (Technology file)
- TLU+ file
- Scan def file
- MMMC (Multi-Mode Multi Corner)
- UPF file (Power Intent File)
- Don’t touch and Don’t use
A.Netlist
它包含逻辑门的连接信息，RTL文件通过综合过程转换为工艺相关的门级网表。
它包含：
- 逻辑门。
- 触发器。
- 互连细节。
- 标准单元和macro信息，如名称和驱动强度。
这是一个重要的文件，物理设计过程的每一步都需要它。它是由综合或者设计团队给出的。它的扩展名是.v文件。
B.SDC
这个文件是Synopsys Design Constraints。在此文件中，综合团队或者设计团队编写了时序约束，以满足时序要求。
它包含：
- clock definition (源时钟).
- Generated clock definition (来自源时钟).
- Input/output delay
- Min/max delay
- Max transition, max capacitance, max fanout
- Clock latency, clock uncertainty
它还包含clock exceptions，例如：
- Multi-cycle path
- Half cycle path
- Disable time arc
- Case analysis
- False path
此文件以.sdc扩展名保存。这是用TCL写的。
