Chiplet和异构集成简介
图1说明了各种Chiplet设计和异构集成封装方法,包括芯片分区、芯片分割以及使用不同中介层技术的多系统集成。
芯片分区和异构集成 芯片分割和异构集成 使用薄膜层的多系统集成 使用无TSV中介层的多系统集成 使用TSV中介层的多系统集成
英特尔的嵌入式多裸片互连桥(EMIB)
图2展示了英特尔的嵌入式多裸片互连桥(EMIB)技术,说明了硅桥如何嵌入到封装基板中以连接Chiplet。
消除了对大型昂贵硅中介层的需求 实现Chiplet之间的高密度互连 允许混合搭配各种Chiplet技术
图3说明了IBM的直接键合异构集成(DBHi)方法,展示了如何使用标准封装基板上的硅桥连接Chiplet。
在Chiplet上使用C4凸点,在桥接上使用C2凸点 与EMIB相比,封装基板设计更简单 可能降低制造成本
图4比较了台积电传统的使用TSV中介层的CoWoS技术(a)与使用嵌入EMC中的LSI桥接和扇出型RDL的新CoWoS-L方法(b)。
由于硅桥尺寸较小,降低了制造成本 与大型中介层相比,良率提高 保持亚微米铜RDL的高性能互连
图5展示了矽品精密的FO-EB-T技术(b)与传统CoWoS(a)的比较,突出显示了用嵌入EMC中的桥接和扇出型RDL替代TSV中介层。
改善了更大封装尺寸的可扩展性 通过使用较小的硅桥降低成本 将TSV集成到桥接中以增强连接性
图6说明了用于连接Chiplet和硅桥的混合键合概念,展示了与传统凸点互连相比,可能实现更高的密度和更好的性能。
更精细间距的互连 改善电气和热性能 进一步缩小封装尺寸的潜力
图7概述了用于硅桥的硅通孔(TSV)的制造过程。
绝缘层沉积 光刻和刻蚀以创建通孔 阻挡层和种子层沉积 铜电镀填充通孔 化学机械抛光(CMP)去除多余铜
在硅桥上创建RDL主要有两种方法:
1. 聚合物+铜电镀和蚀刻方法:
图8显示了使用聚合物和铜电镀/蚀刻技术的RDL制造过程。
旋涂聚合物介电材料(如聚酰亚胺或BCB) 光刻和蚀刻以创建通孔开口 铜溅射和电镀 蚀刻以定义最终RDL图案
2. SiO2+铜damascene和CMP方法:
图9说明了使用SiO2介电材料和铜damascene技术的RDL制造过程。
PECVD沉积SiO2 光刻和蚀刻以创建沟槽和通孔 阻挡层和种子层沉积 铜电镀 CMP去除多余铜并平坦化表面
图10显示了AMD的Instinct MI250X计算加速器,它使用硅桥将GPU和HBM存储器连接在标准构建封装基板上。
图11说明了苹果的UltraFusion技术,该技术使用硅桥在标准构建封装基板上互连两个M1 Max芯片。
图12描绘了NVIDIA的H100 GPU,它利用大型TSV中介层将GPU裸片与HBM存储器堆叠连接。
图13显示了UCIe联盟支持的各种封装方法,包括标准封装和使用不同桥接技术的先进封装。
可互操作的多供应商生态系统 标准化的裸片间互连 改善基于Chiplet设计的灵活性
点击左下角"阅读原文"马上申请
欢迎转载
转载请注明出处，请勿修改内容和删除作者信息！
关注我们
关于我们：
深圳逍遥科技有限公司（Latitude Design Automation Inc.）是一家专注于半导体芯片设计自动化（EDA）的高科技软件公司。我们自主开发特色工艺芯片设计和仿真软件，提供成熟的设计解决方案如PIC Studio、MEMS Studio和Meta Studio，分别针对光电芯片、微机电系统、超透镜的设计与仿真。我们提供特色工艺的半导体芯片集成电路版图、IP和PDK工程服务，广泛服务于光通讯、光计算、光量子通信和微纳光子器件领域的头部客户。逍遥科技与国内外晶圆代工厂及硅光/MEMS中试线合作，推动特色工艺半导体产业链发展，致力于为客户提供前沿技术与服务。
http://www.latitudeda.com/
（点击上方名片关注我们，发现更多精彩内容）
