NOTE: 正式协议还没有出，不能作为正式参考，该资料为May 2024年，不排除后续有更新。
更好的带宽：为了支持AI、HPC的应用场景
更低的功耗：相比上一代协议更低的功耗
增强的RAS功能：增强安全性和性能
LPDDR6 DQ pin从16bit变成了24bit，其次通过提升data rate，从而达到Bandwidth的巨大提升。
Channel View
24bit的DQ别分为了2个sub-channel，per sub-channel 包含12bit DQ和4-bit CA bus，每个sub-channel包含四个bank group（一个bank group包含4个bank）。
CA bus上的变化
LPDDR5 7-bit CA pin 在LPDDR6增加为了8-bit CA pin（2 * 4 per sub channel）。暂时还未决定sub-channel是否共享CK还是分别使用独立的CK。
Non CA Bus
LPDDR6新增加了ALERT信号，与LPDDR5相比减少了DMI pin。
DQ上的变化
LPDDR6 Burst Length变化为24，LPDDR5中使用BL16/BL32。
结合之前LPDDR6 DQ pin数量的变化，一笔data packet：
data_packet = 12 bit * 24 = 288bitLPDDR5的data packet：
BL16：data_packet = 16 bit * 16 = 256bitBL32：data_packet = 16 bit * 32 = 512bit
如果去看其他DRAM spec，通常一笔data packet都喜欢使用256bit/512bit，正好对应cache line size。LPDDR6也不例外，288bit中只有256bit 有效数据，另外32bit作为RAS bit或者low power bit使用。因此计算LPDDR6的带宽，需要考虑有效带宽：
effective_bandwidth = bandwidth * (256 / 288)32bit Data包含什么
Metadata(16bit) :
Host ECC/EDC
Memeory tagging
user define data
还有16bit二选一：
RAS link protection
Low Power DBI
LPDDR6中分为两个sub-channel，在efficiency mode场景下，只保留一条sub channel对16个bank进行访问，另一个sub-channel，进入standby或者deep sleep降低功耗。
Error Reporing
新增加ALERT信号，让DRAM能够向主机上报Error。多个ALERT可以送给同一个Host。总共15种不同的fault可以被记录在4个fault register中。像Write ECC/EDC错误这样的故障可以被实时地屏蔽或报告。
PRAC （Per-Row Activation Counting）
HBM DRAM RFM Concept 中有介绍row hammer的概念。并且随着DRAM 工艺的缩小，row hammer的影响也会提升。LPDDR5中也使用了RFM来进缓解row hammer的影响。
当启用PRAC功能的DRAM检测到过多的ACT命令时，它会提醒Host暂停访问，并指定时间采取缓解措施。
