来自鹏城实验室的陶思敏工程师带来了主题为“基于Rust构建高性能安全的开源EDA工具”的报告。他指出EDA工具在处理日益增长的芯片设计复杂性中面临的挑战，并提出了利用Rust语言来提升工具性能和安全性的解决方案。陶思敏老师展示了iEDA项目，一个旨在连接学术与工业界的开源EDA平台，并强调了其易扩展、模块化的设计目标。随后介绍了“水滴计划”，旨在培养EDA领域人才，通过理论学习和实践项目来巩固学员的EDA和相关开发知识。最后，陶思敏老师总结了开源EDA的未来趋势，并展望了Rust在提升EDA工具性能和安全性方面的潜力。
来自华南理工大学计算机科学与工程学院的赖晓铮副教授以“Beyond DSL——基于AIGC的芯片设计方法学”为题，介绍了一种创新的芯片设计方法学，旨在通过人工智能生成代码（AIGC）技术解决传统领域专用语言（DSL）的复杂性和可读性问题。赖教授展示了如何利用大型语言模型（LLM）提高Verilog代码的生成质量，并介绍了基于Python脚本的伪代码框架，该框架能生成高质量的Verilog代码和C模型。他还分享了团队构建的DSL based LLM数据集，为AIGC工具链提供了训练基础，并展望了到2030年，硬件设计将因AIGC变得更加简单，开源社区将在其中发挥关键作用。赖教授的报告为EDA领域带来了新的视角，展示了AI技术如何助力芯片设计自动化和开源生态的发展。
来自中国科学院计算技术研究所的博士生赵雪岩发表了“基于双层规划的3D布局算法”的报告，讨论了3D集成技术如何显著提升芯片性能，尤其是在时延和互联密度方面，并针对3D-IC布局中的复杂性提出了双层规划方法。赵雪岩介绍了提出的迭代优化框架，包括平面解校正、层优化和终端合法化，特别强调了在宏单元布局中同时考虑垂直坐标和终端分配的重要性。实验证明了该方法在提升3D布局相关质量指标的有效性。
来自南京邮电大学的博士生张学逸以“Digital-EDA：All you need for IC & FPGA”为题介绍了Digital-EDA项目，旨在创建一个全面的开源EDA工具平台，以简化IC和FPGA的设计流程。张学逸指出了现有设计工具的局限性，包括原厂工具的控制和缺乏辅助设计功能，并提出了一个图形化、自动化的IDE解决方案。Digital-EDA的架构包括前端WebView组件和后端文件监视器、API接口，支持一键式工程生成、库管理和仿真执行。张学逸还提出了HDL-library计划，旨在建立一个经过严格验证的硬件开发资源库。Digital-EDA对芯片设计者而言，不仅降低了技术门槛，还为上游企业降低了开发和维护成本。
第三届OSEDA论坛不仅为开源EDA技术社区注入了新的活力，也为RISC-V开源芯片生态的落地应用提供了强有力的工具支持。通过专家学者的深入探讨和分享，与会者对开源EDA技术的未来发展有了更清晰的认识，纷纷表示收获颇丰。我们期待在未来，OSEDA社区能够继续推动开源EDA技术的创新和发展，为全球开源芯片设计领域贡献更多的智慧和力量。
“一生一芯”计划报名入口：
ysyx.org
（登录官网，点击立即参与，开启学习之旅）
点击上方公众号 关注我们
