计算机体系结构基础知识：包括指令格式、寻址方式、寄存器组织、数据通路等。
存储系统：包括虚拟存储管理、Cache、主存、磁盘等存储层次结构及其工作原理。
指令集架构（ISA）：包括RISC与CISC的区别、指令编码、指令功能等。
性能评估：包括CPI、MIPS、Cache命中率、缺页率等性能指标的计算与分析。
流水线与并发执行：包括流水线的基本概念、流水线的性能分析、相关与冲突的处理等。
输入输出系统：包括中断、DMA、I/O接口等输入输出机制的工作原理。
例题1：计算机体系结构基础知识
假定计算机M字长为32位，按字节编址，采用32位定长指令字。指令格式如下：
31-26 | 25-21 | 20-16 | 15-11 | 10-6 | 5-0
OP | rs2 | rs1 | rd | shamt | imm
其中，OP为操作码，rs1、rs2为源操作数寄存器编号，rd为目的操作数寄存器编号，shamt为位移量（仅用于位移指令），imm为立即数（仅用于某些指令）。
（1）M最多可以有多少个通用寄存器？为什么shamt占5位？
（2）若执行一条加法指令（ADD rs1, rs2, rd），控制信号ALUBsrc的取值应是什么？若rs1=0x12345678, rs2=0x87654321，则加法后ALU的输出是什么？
（3）执行位移指令（如SLLI）时，为什么EXT信号可以为0或1？
例题2：存储系统
假定计算机N采用分页存储管理，页大小为4KB，TLB采用全相联映射，Cache采用4路组相联映射，主存块大小为64B。
（1）若虚拟地址为32位，物理地址为24位，则虚拟地址中哪几位表示虚页号？哪几位表示页内偏移？
（2）Cache每行包含哪些字段？若Cache容量为32KB，则Cache共有多少行？
（3）若执行一条加载指令（LW rd, offset(rs1)），且rs1=0x1000，offset=0x100，则访问的物理地址是多少？若TLB命中，是否还需要访问二级页表？
假定计算机P采用RISC架构，指令字长为32位，指令格式如下：
31-26 | 25-21 | 20-16 | 15-11 | 10-6 | 5-0
OP | rs2 | rs1 | rd | fun | imm
其中，OP为操作码，rs1、rs2为源操作数寄存器，rd为目的操作数寄存器，fun为功能码，imm为立即数。
（1）P的指令集最多可以定义多少条不同的指令？
（2）若执行一条逻辑与指令（AND rs1, rs2, rd），且rs1=0xFFFFFFFF, rs2=0x0000FFFF，则rd的内容应是什么？
（3）若添加一条新的指令（如自定义的MUL指令），如何修改指令格式以支持这条新指令？
例题4：性能评估
假定计算机Q的CPU主频为2GHz，CPI为2，Cache命中率为90%，主存访问时间为50ns。
（1）Q的MIPS数是多少？
（2）若某程序执行了10^7条指令，Cache缺失率为10%，则程序的总执行时间是多少纳秒？
（3）为了提高性能，可以采取哪些措施？请简要说明理由。
例题5：流水线与并发执行
假定计算机R采用5段流水线执行指令，各段分别为IF（取指）、ID（译码）、EX（执行）、MEM（访存）、WB（写回）。
（1）若连续执行4条无相关指令，则至少需要多少个时钟周期？
（2）若第3条指令与第1条指令存在数据相关（即第3条指令需要使用第1条指令的结果），且没有采用转发技术，则第3条指令的执行会被阻塞多少个时钟周期？
（3）为了提高流水线效率，可以采取哪些措施来减少或消除相关和冲突？
例题6：输入输出系统
假定计算机S采用中断和DMA方式进行I/O操作，中断服务程序包含10条指令，DMA预处理和后处理各需要5个时钟周期。
（1）若每次I/O操作需要传输1KB数据，且数据传输率为1MB/s，则采用中断方式完成传输需要多少时钟周期？
（2）若改用DMA方式，且DMA控制器与CPU共享总线，每次DMA传输块大小为4KB，则完成相同数据量传输需要多少时钟周期？此时CPU的利用率是多少？
（3）为了提高I/O性能，还可以采取哪些措施？请简要说明理由。
25年全国院校计算机专业专业目录
【25考研】全国自命题分类统计【例如只考DS或程序设计】
