在芯片数字设计时，常有查看或者绘制局部RTL电路图的需求，但又不想或者不会做综合，那么用GOF Debug将会是一个好的选择。
第一个例子
下面是一个普通的例子，演示了如何把RTL的门级电路图展示出来。gofdebug后面跟上rtl文件名，并指定rtl的top名字：
gofdebug ../rtl/*.v -top digital_top运行后，会自动打开gui界面，如下。
例如，我们选择一个dff作为起点来展开电路图：
接下来，可以点“Auto Place & Route”让电路图看起来更方正一些，方便打印：
第二个例子
如果RTL中例化了STDCELL或者SRAM，则需要用-lib来读入lib库，如下：
gofdebug \-lib stdcell.lib \-lib sram1.lib \../rtl/*.v \-top digital_top
GOF Debug展示的电路突出用户关心重点区域，并不会把整个电路一下显示出来。特别适合于展示时钟复位结构、DFT配置情况、穿越多个模块层次的连接关系等。
关于NanDigits Design Automation
Nandigits Design Automation于2007年成立，公司总部位于美国硅谷圣何塞（San Jose）。2016年10月在中国大陆成立销售和技术支持部门。我们是完整的芯片网表解决方案提供商，主要产品有网表功能ECO工具GOF ECO、逻辑等价性检查工具GOF LEC，网表调试工具GOF Debug、汽车电子功能安全验证的GOF Formal。到目前，我们已经帮助全球数十家芯片设计公司Tapeout超过100个项目。
欢迎评估试用
技术支持：support@nandigits.cn
技术支持：support@nandigits.com
新官方网站
联系评估和试用
https://nandigits.cn/license/getlic.php
