CoWoS（Chip on Wafer on Substrate）技术的发展可以追溯到大约15年前，具体来说，是从台积电（TSMC）开始考虑如何克服摩尔定律即将面临的物理限制时开始的。2009年，台积电创始人张忠谋，召回了被称为“蒋爸”的蒋尚义回到公司。蒋尚义提出发展先进封装技术的想法，认为随着摩尔定律逐渐接近极限，必须寻找新的发展方向。当时，台积电的晶圆制造技术已经向更小的纳米级发展，但封装技术中的导线宽度却没有相应缩小。因此，蒋尚义认为进入封装领域可以超越现有技术限制。经过实验，他们发现使用传统封装技术会导致芯片间的数据传输速度损失40%，而先进封装技术可以弥补这一缺陷。蒋尚义获得了张忠谋的支持，得到了400名研发工程师和1亿美元的资金投入，开始研发CoWoS技术。起初，由于成本较高，CoWoS技术并未得到广泛采用，只有Xilinx少量订购。面对客户反馈，蒋尚义没有放弃，而是致力于降低成本，要求团队研发更便宜的版本。经过一年的努力，他们推出了改良版的先进封装技术，这也成为他们日后可以打败三星、Intel的关键因素，随着高性能计算（HPC）和人工智能（AI）领域的需求增长，CoWoS技术因其高集成度和优异性能而受到越来越多的关注。
CoWos技术
CoWos的全称是Chip on Wafer on Substrate，通过在一个硅中介层（Interposer）上集成多个芯片（处理器和存储器），形成一个高性能的封装解决方案。就是先将芯片通过Chip on Wafer（CoW）的封装制程连接至硅晶圆，再把CoW 芯片与基板连接，整合成CoWoS；利用这种封装模式，使得多颗芯片可以封装到一起，透过Si Interposer 互联，达到了封装体积小，功耗低，引脚少的效果。CoWoS 工艺流程包含多项步骤，根据中国台湾大学资料，CoWoS 封装流程可大致划分为三个阶段：在第一阶段，将裸片（Die）与中 介层（Interposer）借由微凸块（uBump）进行连接，并通过底部填充（Underfill）保护芯片与中介层的连接处。在第二阶段，将裸片（Die）与载板（Carrier）相连接，根据艾邦半导 体网，封装基板（载板）是一类用于承载芯片的线路板，属于 PCB 的一个 技术分支，也是核心的半导体封测材料，具有高密度、高精度、高性能、小 型化及轻薄化的特点，可为芯片提供支撑、散热和保护的作用，同时也可为 芯片与 PCB 母板之间提供电气连接及物理支撑。在裸片与载板相连接后， 利用化学抛光技术（CMP）将中介层进行薄化，此步骤目的在于移除中介层 凹陷部分。在第三阶段，切割晶圆形成芯片，并将芯片连结至封装基板。最后加上 保护封装的环形框和盖板，使用热介面金属（TIM）填补与盖板接合时所产 生的空隙。
