《滤波器第3版》44-环路滤波器参数设计方法

文摘   2025-01-04 14:54   四川  
视频合集采用Vivado/Verilog/CXD720平台,精讲第7章~第12章内容。
仅购买本合集的读者可加入合集专用学习答疑QQ群(仅允许购买者1人1号加入,购买合集后留言获取QQ群号),本群主要由我负责答疑。加群后可获取视频配套程序源码。QQ群有效时间为2年(自加入交流群开始),逾期将视情移除QQ答疑群或解散QQ群。

特别说明:答疑群仅针对本合集视频,以及我发布的所有视频内容(含B站及公众号)。不针对与我发布视频无关的内容,尤其不针对读者工作中的工程案例答疑。

QQ群在线答疑回复时间一般不超过24小时(因我本人还有其它工作,无法做到实时答疑),较复杂的问题建议采用邮件方式交流(404792600@qq.com)。

根据读者交流情况,将针对典型问题制作视频,在B站或公众号免费发布。

读者需具备一定FPGA开发经验,了解Vivado开发流程及Verilog语法。
付费后可观看本集视频。

杜勇FPGA
从部队到企业,从企业到高校,从工程到著述,从研发到教学。深厚的理论功底,丰富的工程经验,独特的阐述视角,实现课程教学与工程设计的完美融合。跟着杜勇老师学FPGA,构建数字通信技术理论知识与工程实践之间的桥梁!
 最新文章