一前言
在日益数字化的时代，电子设备的设计已成为现代生活中不可或缺的一部分。但随之而来的是电磁兼容性（EMC）问题的日益凸显。EMC设计准则的制定和遵循对于确保设备在各种环境中稳定运行并且不会干扰其他设备至关重要。在本文中，我们将探讨一系列关键的EMC设计准则，帮助工程师们更好地理解并应用这些准则，以提高其设计的可靠性和稳定性。
二EMC准则 #1—保持参考平面的完整性，避免切割
三EMC准则 #2—注意电流返回路径
在PCB设计的画板阶段，始终要密切关注关键信号的电流返回路径。要尽量减少大电流电路和敏感电路的电流返回路径面积，以减少不必要的噪声耦合。此外，尽量减小高频信号正向和回流之间的环路面积可以有效减少EMI和EMS问题的发生。
四EMC准则 #3——去耦电容的寄生电感尽量小
去耦电容是设计中的关键因素之一。根据PCB的层数和堆叠方式，可以分为局部去耦（如下图左）和全局解耦（如下图右）两种情况。
去耦的好坏取决于PCB的层数和堆叠方式。
【双层和单层PCB】：对于单层或双层PCB设计，请将去耦电容尽可能靠近PCB每个芯片的每个电源引脚。
【多层PCB】：对于紧密相邻的GND和电源平面（<0.25mm，<10mils）的多层PCB设计，去耦电容的位置不像单层或双层设计那么关键，因为紧密相邻平面对高频（>1MHz）起到了有效的去耦作用。然而，比去耦电容的位置更重要的是减少过孔寄生电感，简单处理方式是多打过孔。
五EMC准则 #4—控制数字信号上升和下降时间
尽量增加数字信号（尤其是时钟信号）的上升和下降时间。较短的上升和下降时间意味着较大的信号带宽，因此在数字信号中可能产生更多的高频分量，这可能导致在传输线上产生辐射发射或反射问题。
【经验法则1】：在数字信号输出附近添加一个串联电阻（通常为33Ω）以减小上升和下降时间。
【经验法则3】：长度超过λ/10 [米]的每个PCB走线都应被视为噪声有效的传输线。这意味着应该使用控制阻抗Z0 [Ω]设计这样的走线。换句话说：避免沿着PCB走线引起阻抗变化或不连续，因为这些变化或不连续可能导致反射或振铃。反射和振铃影响信号完整性，并导致电磁辐射增加。
续二
一前言
二EMC准则#5——尽量缩短时钟走线长度
三EMC准则#6——顶层和底层做铺垫处理
在PCB的顶层和底层铺接地平面，这有助于最小化辐射干扰，因为顶层和底层的接地区域能够有效地屏蔽内层信号，阻止辐射发射。同时，充分的参考地平面还有助于保持一个低阻抗的回流路径。
非常关键的一点是，整个PCB铺铜部分需要增加过孔，以避免铜孤岛，这种情况下的辐射噪声可能比没有铺铜时还要严重，每个孤立的地平面将小天线发射和接收噪声。
其中，c 是光速，f正弦信号的频率，εr' 是走线周围材料的相对磁导率。
但如确定PCB板内的最大 fmax呢？通常，板上的最高频率 fmax可通过数字信号（包括时钟信号）的上升时间得到，公式如下：
四EMC准则#7——高速信号电缆两端接地
对高速信号（频大于1Mhz）做屏蔽处理时，必须将高频信号电缆屏蔽层的两端用低阻抗的方式接地，建议屏蔽层与信号接口处GND使用360°搭接起来。
五EMC准则#8——接口信号引脚增加滤波和防护电路
六总结
推荐阅读
【关注】查看往期精彩
▼
👇
