硅光子技术的出现，使得光学技术能够在硅半导体上实现集成，其利用传统的互补金属氧化物半导体（CMOS）技术和方法，可结合光子学和电子学的优势。这种将复杂光学系统（包括激光器、调制器等）集成在单一芯片上的光子集成电路，不仅减少了损耗和能耗，还显著提高了性能。SIPHO-G项目将在此基础上，融合高性能锗硅量子限制斯塔克效应调制器和雪崩光电探测器的先进技术，进一步推动超高速光学调制器和光探测器的发展，将其整合到单片300毫米硅光子平台中。这些新的器件将大幅提升硅光子集成电路在O波段和C波段的带宽密度、能效和灵敏度，从而为下一代共封装光学、长距离光通信和新兴光神经形态计算提供性能提升4到20倍的技术支持。
图1：晶圆示意图。
SIPHO-G项目的创新之处在于它在扩展光收发器带宽方面的三大关键路径。首先是每通道的波特率，这意味着需要将符号率从50Gbaud提高到100Gbaud，这需要超过50GHz的光学和电气组件带宽。其次是并行通道的数量，可能包括空间、波长或偏振等多个维度。最后是每符号的比特数，也即意味着更复杂的调制技术和更高质量的信号传输。然而，随着并行光通道数量增加到16个或更多，光收发器的整体成品率会呈指数级下降，因此必须确保极高的单通道成品率，以实现16通道及以上的收发器的可接受成品率。
SIPHO-G项目的技术研发分为四个主要任务，涵盖设计、制造和展示组件原型。
任务2（由NXT领导）负责建立器件优化的设计模型，并为项目中的其他任务提供设计支持。任务2将定义任务3的外延层堆叠，优化器件效率，并确定器件的物理尺寸，以指导任务4的制造。任务2还将开发SIPHO-G器件的紧凑模型，为任务5设计演示器提供基础。
任务3（由AMBEL领导）专注于开发复杂的外延生长工艺，并将其集成到硅光子平台中。任务3将与任务2和任务4紧密合作，优化外延层堆叠，并确保这些工艺在硅光子平台上得以实现。
任务4（由IMEC领导）致力于将SIPHO-G器件集成到硅光子平台上，并负责制造光子集成电路（PIC）原型。任务4将与任务3合作，提供测试晶圆用于外延开发，并计划进行两次制造运行：第一次用于测试和初步原型，第二次则着重于最终演示器的制造。
任务5（由Mellanox领导）将设计和测试面向应用的演示器，以验证SIPHO-G技术的潜力。任务5基于任务2提供的模型设计PIC演示器，并设计电子集成电路（EIC），实现PIC-EIC演示器。任务5将在任务4完成PIC制造后接收并测试原型。
这一项目的实施，将为全球硅光子技术的发展注入新的动力，有望在未来几年内彻底改变光子集成电路的设计和应用，推动光通信、数据中心和神经形态计算等领域的创新与进步。
相关链接
https://cordis.europa.eu/project/id/101017194
