——————————————————————————————
版权声明：
本文作者：烓围玮未。主要从事ISP/MIPI/SOC/车规芯片设计/SOC架构设计
首发于知乎专栏：芯片设计进阶之路
微信公众号：芯片设计进阶之路(x_chip)
转发必须授权，同时保留这段声明，盗版必究！
——————————————————————————————
在量子计算芯片出来之前，个人认为芯片技术未来两个重点的发展方向是：存算一体和Chiplet。这也是几年前我都判断，如今这两个领域也非常火热。一直没有时间深入的了解Chiplet，最近刚好有时间学习这方面的知识，同时总结一下。
Chiplet设计到封装的知识，可以先看一下我之前的文章：深入了解芯片封装技术。
什么是Chiplet
当前主流的芯片技术是SoC(System on Chip)系统级芯片.
SoC 是将具有不同功能的元器件整合在单个芯片中的技术。一颗芯片即为一个高度集成系统，其信息传递效率更高、体积更小。SoC 的主要优点包括：
高集成度：将处理器、存储器、输入输出接口等整合在一个芯片上。
高性能：由于所有组件都在同一个芯片上，信号传输速度快，性能更高。
小体积：适用于对空间要求高的设备，如智能手机和平板电脑。
当前手机芯片，电脑芯片，AI芯片都是SoC芯片。SoC发展到现在，技术已经非常成熟了，工艺也越来越先进，同时面积也越来越大。同时随着需求的不断出现，SoC也碰到很多难以解决的问题：
成本上升：随着半导体制程不断逼近物理极限，芯片制造的成本不断上升。特别是先进制程的芯片设计成本快速增加，导致沉没成本高到不可接受。大家也可以看到报道，最先进的3nm的流片费用都达到了十亿美元的级别，这还仅仅是流片，都不包含芯片开发的费用。
良率问题：在28nm以后，高制程芯片的晶体管性价比不再提升，芯片的良率问题也变得更加突出。芯片面积越大，受到缺陷影响的比例越高，导致良率下降。可能大家对这个没有直观感受，比如7nm情况下，根据T家给的计算公式，400mm2的芯片良率只有百分之十几。基本生产出来的片子，十片只有一两片是好的。如果不做其他的策略，你想想这个成本有多高。
设计复杂度提高：SoC设计的复杂度随着集成度的提高而增加，仿真与验证成为SoC设计流程中最复杂、最耗时的环节，约占整个芯片开发周期的50%～80%。复杂SoC芯片的设计周期都是以年为单位的，万一出点问题或者那个模块的性能跟不上当前需求，那么基本都需要重来。
功耗挑战：随着SoC性能越来越强，规模越来越大，其功耗也越来越高。巨大的功耗给使用封装以及可靠性方面都带来问题，因此降低功耗的设计是系统级芯片设计的必然要求。
集成度提升的瓶颈：随着线宽逐步逼近原子级别，工艺制程升级带来的性能、功耗提升的性价比越来越低，SoC在集成度提升上遇到了瓶颈。
对算力需求的增长：现代数据处理任务对算力需求的不断提高，算力提升的核心是晶体管数量的增加。但单一芯片上的晶体管数量不能无限增加，这限制了SoC的性能提升。
一个典型的例子就是，当时我们做了一款芯片，结果流片后发现CPU算力不满足要求了，如果要升级CPU，又得重新买IP， 重新做设计，然后流片，时间上不说，可能就流片费用都是几千万美元。当时老板恨不得把芯片上的CPU扣下来，然后换个高级的上去。这些痛点真的是实实在在的。
Chiplet技术或者叫芯粒技术的出现是为了解决上述SoC面临的挑战。它通过将复杂的SoC芯片分解成多个具有特定功能的小型芯片（Chiplet），这些小型芯片可以由不同的工艺节点制造，然后通过先进的封装技术集成在一起。这种方法可以提高芯片的良率、降低成本、缩短设计周期，并提高设计的灵活性和可扩展性。
这些小型芯片可以由不同的工艺节点制造，甚至由不同的供应商提供，它们可以采用不同的材料，如硅、砷化镓、碳化硅等。Chiplet技术通过特定的设计架构和先进的封装技术，将这些小型芯片集成在一起，实现完整的功能。
Chiplet技术的核心特点包括：
模块化设计：Chiplet技术将复杂的芯片系统分解为更小、更易于管理的模块，每个模块都可以独立设计和制造。
工艺灵活性：不同的Chiplet可以采用不同的制造工艺，这意味着可以根据每个模块的性能要求选择最合适的工艺节点。
成本效益：由于可以采用不同的工艺和材料，Chiplet技术有助于降低整体制造成本，尤其是在大规模生产时。
提高良率：较小的Chiplet更容易制造，且良率更高，这有助于降低成本并提高产量。
设计灵活性：Chiplet允许设计师选择和组合不同的模块，以满足特定应用的需求，从而提高设计的灵活性。
快速迭代：Chiplet技术可以实现产品设计的重复使用，缩短上市周期。由于每个Chiplet可以独立更新，因此可以更快地迭代产品。
异构集成：Chiplet技术支持将不同工艺节点、不同材质的功能模块集成在一起，为系统设计带来了更大的灵活性。
生态合作：Chiplet技术促进了半导体产业链中不同公司之间的合作，因为不同的Chiplet可以由不同的供应商设计和制造。
总的来说，Chiplet技术是一种应对摩尔定律放缓、提高芯片性能和集成度的有效方法。它通过将复杂的芯片系统分解为更小的、可管理的模块，来提高设计效率、降低成本，并加速产品的上市时间。
Chiplet如何连接
多年来在芯片组中实现从裸片到裸片（Die-to-Die）的通信，一直都是一个巨大的挑战和不断发展的技术。
实现芯粒之间的高速互联是Chiplet技术的关键挑战之一。以下是一些关键点，它们是设计高效芯粒互联接口时需要考虑的因素：
高吞吐量：接口需支持高数据传输速率。
低延迟：设计要减少信号传输延迟。
低误码率：采用可靠编码方法以保证数据传输可靠性。
高能效：考虑功耗与性能的平衡。
适宜连接距离：根据应用场景设计合适的连接距离。
统一标准：采用如UCIe这样的统一互联标准以实现互操作性。
先进封装：发展高密度、大带宽的封装技术以提升信号质量。
设计方法学：定义清晰的设计流程和辅助工具以支持Chiplet设计。
EDA工具：更新EDA工具以适应Chiplet设计的新要求。
到目前为止，已经成功商用的Die-to-Die互连接口协议多达十几种，主要分为串行接口协议和并行接口协议。
串行接口协议
SerDes串行互连技术：包括LR（长距离）、MR（中等距离）、VSR（很短距离）、XSR（裸片到裸片）、USR（超短距离）等，这些技术通过串行化数据来提高传输效率和降低功耗。
PCIe：一种通用的串行连接标准，用于计算机内部硬件组件之间的连接。
NVLink：由NVIDIA开发，用于连接GPU和CPU或其他高速设备。
Cache一致性协议：如CXL（Compute Express Link）、CCIX（Cache Coherent Interconnect for Accelerators）、TileLink、OpenCAPI等，这些协议支持处理器间的缓存一致性，优化数据访问效率。
ACC接口标准：由中国Chiplet产业联盟（CCLL）推出，用于支持中国的Chiplet技术发展。
并行接口协议
AIB/MDIO：由Intel开发，用于其芯片内部的互连。
LIPINCON：由TSMC推出，用于其CoWoS（Chip on Wafer on Substrate）封装技术。
Infinity Fabric：AMD的内部网络互连技术，用于连接其处理器和I/O组件。
OpenHBI：由Xilinx开发，用于其3D ICs的互连。
BoW（Bunch of Wires）：由OCP ODSA工作组推出，适用于Chiplet和芯片级封装的简单物理接口架构。
INNOLINK：由Innosilicon开发，用于其芯片解决方案。
HBM接口：主要用于存储芯片堆叠互联，提供高带宽内存解决方案。
串行和并行接口在芯片间通信中各有优缺点：
串行接口优点是使用较少的物理管脚，适合高速长距离传输。缺点是可能存在较大延迟，信号完整性挑战较多。
并行接口优点是可以实现更低延迟，适合高速短距离传输。缺点是需要更多的物理管脚，难以实现高速率，且信号同步要求高。
可以看到，这些芯片巨头们在积极探索Chiplet技术，但同时大家又各自为战，推动自己的高速互联协议标准。
目前市面上部分现有互联标准对比如下：
为了应对这种混乱，2022年3月2日，由英特尔、AMD、ARM、Meta、Microsoft、Qualcomm、Samsung、ASE、TSMC、Google Cloud等十大产业巨头联合宣布成立行业联盟，共同打造Chiplet互联标准、推动开放生态，并推出了UCIe标准1.0版本 。
可以预见，UCIe标准自推出以来，受到了业界的广泛关注，并有潜力成为芯片互连的通用标准。主要原因包括：
开放标准：UCIe是一个开放的行业架构标准，促进了不同厂商间chiplet的互操作性。
系统架构支持：UCIe 2.0支持可管理性标准化，解决了系统级封装中多个芯粒的测试、管理和调试问题。
3D封装支持：UCIe 2.0支持3D封装，提供更高的带宽密度和能效。
向后兼容：新版本与旧版本兼容，有助于技术过渡。
全球产业链支持：包括AMD、Arm、Intel在内的多家全球领先半导体公司支持UCIe。
Chiplet的前景
Chiplet应用在芯片中的时间还不长，但自2020年开始其发展就非常快，年复合增长率达到36.4%。预测到2031年，全球Chiplet行业市值有望达到470亿美元。进入到2023年，随着工艺制程进入3纳米接近物理极限，摩尔定律失效越来越明显，与此同时，属于Chiplet的新时代正在开启。
预计到2027年，Chiplet生态将进入成熟期，真正进入IP硬化时代。届时，会有一批新公司诞生，包括Chiplet封装EDA公司、集成小芯片的大芯片设计公司、有源基板供应商等等。
未来以来，在芯片制程逐渐走向极限的情况下，Chiplet一定会成为以后芯片设计的必然选择。而UCIe作为最有潜力的标准，也值得我们去提前了解。
后面的文章会介绍和总结一下UCIe的基本情况。
后记
技术很重要，技术背后的思想更重要！
技术背后的某些思想就是你解决以后问题的钥匙。我的文章可能一篇中知识点不太多，但是力求让你能深入理解，为你进阶打下基础。如果有一点点收获，也算是我对中国芯片行业的一点点贡献吧。
赠人玫瑰，手有余香。如果你有所收获，麻烦花一秒时间帮我点个赞和在看吧，谢谢！
知乎专栏：芯片设计进阶之路
微信公众号：芯片设计进阶之路 x_chip
——————————————————————————————
参考：
https://www.eet-china.com/news/202303312587.html
