Nat.Commun.:用于单片集成电路的二维半导体的精确 p 型和 n 型掺杂

文摘   2024-11-11 21:16   美国  
点击蓝字
 
关注我们
为了方便各位同学交流学习,解决讨论问题,我们建立了一些微信群,作为互助交流的平台。
加微信交流群方式:
1.添加编辑微信:13162018291;
2.告知:姓名-课题组-研究方向,由编辑审核后邀请至对应交流群(生长,物性,器件);
欢迎投稿欢迎课题组投递中文宣传稿,免费宣传成果,发布招聘广告,具体联系人:13162018291(微信同号)

成果介绍

掺杂是指在半导体中有意识地引入数量可控的特定杂质原子,以改变其电学特性。例如,在硅的熔化过程中,可以在熔化前加入磷或硼等掺杂剂,通过提拉法生产出具有不同导电类型和导电水平的单晶硅片。精确掺杂p、n型区域的能力对于调整互补金属氧化物半导体(CMOS)场效应晶体管(FET)的阈值电压尤为重要。此外,离子注入是硅基集成电路的一项基本技术,可以选择性掺杂特定区域以构筑p型区和n型区,进而制造互补型集成电路芯片。二维原子晶体,由于其原子厚度和堆叠能力,已经成为推进摩尔定律的候选材料之一,特别是在晶体管缩放和层间互连方面。然而,上述掺杂技术在二维半导体材料中进展缓慢,主要原因是很难在合成过程中精准微量的进行杂质原子掺入,并且像离子注入这样的传统工艺对原子级厚度的二维原子晶体无法实现有效的空间选择性掺杂。

有鉴于此,北京大学叶堉研究员、武汉大学何军教授和张晨栋教授和北京理工大学徐晓龙预聘教授提出了一种共溅射掺杂技术,在二维半导体碲化钼薄膜中实现精准地空穴导电(p型)或电子导电(n型)的二维半导体掺杂技术。此外,共溅射掺杂技术可在碲化钼薄膜中进行空间区域的选择性掺杂,将p型和n型的碲化钼薄膜集成在单一基底上。利用上述技术,成功制造出芯片尺寸的二维互补型反相器电路阵列,该电路具有出色的器件性能和良率,展示了二维半导体材料在大规模集成电路中的应用潜力。    

图文导读

图1. 生长具有置换掺杂的大规模 2H-MoTe2 薄膜。

图2. Nb掺杂和Re掺杂的 2H-MoTe2 半导体的电学特性图3. 2H-MoTe2 薄膜的空间控制掺杂    

图4. 单片集成的 2H-MoTe2 逆变器阵列及其器件性能    

文献信息

Precise p-type and n-type doping of two-dimensional semiconductors for monolithic integrated circuits

(Nat.Commun.,2024,)

文献链接:https://www.nature.com/articles/s41467-024-54050-2    

,以及各种测试分析,


h-BN

低维 昂维
分享最前沿二维材料动态。
 最新文章