SWD底层实现原理
科技
2024-12-10 11:20
上海
基于Cortex-M内核的单片机，目前主流的下载接口就是JTAG和SWD。- TMS：Test Mode Select，模式选择（控制信号）引脚
- SWDIO：Serial Wire Data Input Output，串行数据输入输出引脚
- SWCLK：Serial Wire Clock，串行线时钟引脚
其中SWD只需要两根线（SWCLK和 SWDIO），在PCB布局有限、引脚资源紧张的情况下，SWD算是一种不错的选择。SWD：Serial Wire Debug，代表串行线调试，是ARM设计的协议，用于对其微控制器进行编程和调试。对于SWDIO，是双向（输入输出）数据引脚，必须在电路板上对线路进行上拉（ARM 建议采用 100 K）。每次在协议中更改 SWDIO 的方向时，都会插入转换时间，此时线路即不受主机驱动也不受目标驱动。默认情况下，此转换时间为一位时间，但可以通过配置 SWCLK 频率来调整。常见的Cortex-M内核处理器都集成了SWD和JTAG 调试端口，在 SWJ-DP 中， SW-DP 的 2 个 JTAG 引脚与 JTAG-DP 的 5 个 JTAG 引脚中的部分引脚复用。默认调试接口是 JTAG 接口，如果调试工具想要切换到 SW-DP，它必须在 TMS/TCK（分别映射到 SWDIO 和 SWCLK）上提供专用的 JTAG 序列，用于禁止 JTAG-DP 并使能 SW-DP。这样便可仅使用 SWCLK和 SWDIO 引脚来激活SWDP。1. 输出超过 50 个 TCK 周期的 TMS (SWDIO) = 1 信号2. 输出 16 个 TMS (SWDIO) 信号 0111100111100111 (MSB)3. 输出超过 50 个 TCK 周期的 TMS (SWDIO) = 1 信号这种类似于寄存器的一些Bit位操作，底层的一些原理与普通的通信协议也有类似之处。。
SW-DP 的状态机有一个用于标识 SW-DP 的内部 ID 代码，其中主要包含的状态：复位、空闲状态、 ID 代码等。- 在上电复位后、 DP 从 JTAG 切换到 SWD 后或者线路处于高电平超过 50 个周期后，SW-DP 状态机处于复位状态。
- 如果在复位状态后线路处于低电平至少两个周期， SW-DP 状态机处于空闲状态。
- 复位状态后，该状态机必须首先进入空闲状态，然后对 DP-SW ID CODE 寄存器执行读访问。否则，目标将在另一个事务上发出 FAULT 确认响应。
SWD类似普通外设，也是有一种寄存器，开发者进行的编程（读写）操作，其实就是操作对应的寄存器。
